【Verilog等】ASICのデジタル論理設計・検証

【職種】設計(電子・機械・設備・建築)
＜大手LSI設計企業でのご就業です＞
ASICのデジタル論理設計/検証をお任せします。
【工程】
詳細設計、論理設計/検証、lintチェック、仮合成、不具合原因究明/改善検討、評価
【回路種類】
デジタル回路、ASIC回路
【環境】
Python、MATLAB、SystemVerilog、Verilog、CPU(ARM)、I/F(Amber)、ModelSim
国分寺駅より車7分（小平市／最寄り駅：国分寺駅）
09:00〜18:00(実働時間08時間)
月間想定残業時間：20〜30時間程度
【派遣先について】
電機・電子・OA・精密機器メ−カ−
業種：メーカー関連
【派遣会社】パーソルクロステクノロジー株式会社
◆社会保険（健康保険、介護保険、厚生年金保険、労働者災害補償保険、雇用保険）
◆通勤交通費・在宅勤務手当
◆休暇休業（入社日より有給休暇付与、慶弔・介護休暇、ご病気・災害時などの各種見舞金）
◆健康管理（定期健康診断、ストレステスト、予防接種助成）
◆出産・育児支援（母性保護制度の導入、時短制度）
◆各種支援制度・優待制度・研修・講座 など