Job Description 【募集背景】 車載 SoC の高機能化・大規模化が進む中、SoC 開発は CPU、高速インタフェース、メモリ、AI／ビデオ、機能安全など、多数の IP を並行して開発・統合する複雑なプロジェクトとなっています。 R-Car シリーズにおいても、複数の IP 開発が複数プロジェクトにまたがって同時に進行しており、個々の IP 開発に加えて、IP 間の依存関係や課題を横断的に捉え、開発全体を俯瞰した視点で整理していく重要性が高まっています。 こうした環境の中で、各 IP チームの取り組みを有機的につなぎ、開発現場に入り込んで状況を把握しながら、論点や課題を整理・共有することで、プロジェクト全体を安定的かつ計画的に進めていく役割が求められています。 そこで当部門では、特定の IP に閉じない立場で、複数の IP・複数のプロジェクトにまたがる進捗や課題を横断的に整理し、開発全体の成立性と円滑な進行を支える IP 開発プログラムマネージャーを募集します 【業務内容】 車載 SoC（R-Car シリーズ）向けに、複数の IP・複数の開発プロジェクトにまたがる進捗および課題を横断的に整理・管理する役割 各 IP チームやプロジェクトに入り込み、開発現場での議論を通じて、進捗・論点・課題を整理 IP 間やプロジェクト間の依存関係を踏まえた調整および判断支援 日本および海外（インド、ベトナム等）の開発拠点と連携し、グローバルな IP 開発体制の中でプロジェクト推進を支援 ※就業場所の変更の範囲、従事すべき業務の変更の範囲については、選考時に詳細をお伝えいたします。 Qualifications 【MUST】 半導体、SoC、または IP 開発に関わるプロジェクトにおいて、複数のテーマや関係者をまたいで業務を進めた実務経験 各 IP チームやプロジェクトに入り込み、開発現場での議論を通じて進捗・論点・課題を整理し、関係者と共有してきた経験 IP 間やプロジェクト間の関係性を理解し、依存関係を意識した調整や判断支援を行った経験 設計・検証・評価といった
Job Description Systems (80% - 90%): - Leverage strong technical knowledge of our existing high-side switches portfolio, deep understanding of the technologies, standards and protocols within an industry or end equipment, and an ability to engage
Job Description Systems (80% - 90% is the range of the job responsibility): - Leverage strong technical knowledge of our existing high-side switches portfolio, deep understanding of the technologies, standards and protocols within an industry or
Job Description 自動運転の進化を実現するためには、自動車に搭載されるコンピューティング性能の飛躍的な向上が求められており、その中核を担う車載SoCの高性能化は、最も重要な要素の一つと位置づけられています。 こうしたニーズを背景に、R-Carシリーズには、高密度な演算性能に加え、高性能カメラや高速インターフェースなどの多様なIPを統合することが求められています。これを実現するため、従来の単体デバイスのさらなる高性能化に加え、ChipletやSiPといった先端パッケージ技術を活用したアプローチを推進しています。 これらの開発においては、SoCダイ、パッケージ、さらにはシステムボードまでを含めた統合的な設計が不可欠となります。 そこで当部門では、パッケージ設計技術の強化を目的として、パッケージおよび関連技術の開発をリードする人材を募集しています。半導体アーキテクチャ設計からレイアウト設計、ボード設計までを関係部門と連携しながら、先端パッケージの設計・開発を担っていただきます。 【開発対象】 ・FCBGAパッケージ ・先端パッケージ、2.5Dパッケージなど ・SOC搭載ボード ・半導体レイアウトのバンプ周辺部 【職務内容】 ・FCBGAパッケージ設計 ・要素技術開発 ・FCBGAパッケージ搭載ボード設計 ・SI/PIシミュレーション ・構造シミュレーション ・チップレットを用いたデバイス・システムモジュールのアーキテクチャ設計および概要設計 ・インタフェース／電源要件を満たすインターポーザ設計のリーディング ・設計担当エンジニアとの技術的調整および設計レビュー Qualifications ・半導体パッケージ若しくはボード基板設計経験 ・通信インターフェース若しくはDRAMインターフェース回路設計経験 ・SI/PI検証経験 ・英語による技術的な打ち合わせや仕様確認に抵抗がないこと ・チップレット設計経験 ・パッケージ構造設計・検証経験 ・ボードレベルの回路設計経験 ・電源設計経験 To enable the continued evolution of automated driving,
Job Description 【募集背景】 車載MCU／SoC製品は、車両の安全性確保の観点から極めて高いテスト品質が求められます。 一方で、製品シリーズの拡大や製品構成の複雑化により、テスト開発および特性評価業務の工数やTATは年々増大しています。 従来の人手や個人スキルに依存した開発プロセスでは、Time to Marketの要求に対応することが難しくなっており、テスト開発・評価業務そのものを技術とシステムによって構造化・自動化することが強く求められています。 これらの課題に対し、テスト開発および評価業務をシステム化・高度化することで、 TAT短縮および工数削減を本質的に実現する技術開発を担うエンジニアを募集します。 【業務内容】 車載MCU／SoC製品におけるテスト開発・特性評価業務の効率化に向けた技術開発 テスト仕様、特性評価データ、量産テストデータ等を連携させるシステムの設計・開発 IPテスト仕様および製品仕様から、製品テスト仕様書を自動構築・トレース可能とする仕組みの開発 特性評価データの集計・分析から量産テスト立上げまでの業務を、システム的に一貫処理可能とする技術開発 テスト仕様の最適化、テスト品質向上、テスト開発TAT（Turnaround Time）短縮を目的とした自動化技術の検討・実装 複数のテスト関連システム間における、安定したデータ連携・自動処理手法の確立 ※就業場所の変更の範囲、従事すべき業務の変更の範囲については、選考時に詳細をお伝えいたします。 Qualifications 【MUST】 半導体製品テスト／評価またはプログラミングに関する業務経験(5年以上) 関係者と円滑に業務を進められるコミュニケーション能力 【WANT】 テスト仕様書またはテストパターン作成の経験（5年以上） テストプログラム開発の経験（5年以上） 半導体テストに関する知識（HW／SW） 製品特性評価業務の経験（5年以上） テスト治具・治工具の設計経験（5年以上） アプリケーション／システムソフトウェア開発の経験（5年以上） Additional Information ルネサスは、「To Make Our Lives Easier
Job Description 【募集背景】 自動車の電動化・知能化が進む中、車載SoCはクルマの性能・機能を支える中核技術として位置づけられています。 R-Carシリーズは、CPU、高速インタフェース、メモリ、AI／ビデオ、機能安全、セキュリティなど、多数のSoC IPを高度に統合した大規模SoCとして発展を続けてきました。 この中でも、DDRインタフェースは、SoC全体の性能や信頼性に直結する重要な要素であり、実機評価や信号品質の確認を通じた品質確保がますます重要になっています。 設計の高度化・高速化に伴い、評価段階においても、評価方針の整理や結果の技術的な判断を担える人材の必要性が高まっています。 当部門では、評価の実務に精通し、設計チームやIPベンダと連携しながらDDRインタフェース評価を技術的にリードできる人材を求めています。 評価領域を軸に開発全体に関与し、SoC品質の底上げに貢献いただけることを期待しています。 【業務内容】 車載SoC（R-Carシリーズ）における DDRインタフェース（DDR IF）の評価を技術面でリード - 対象例：LPDDR4X/5/5X/6、DDR PHY、メモリコントローラ関連 実機評価、動作マージン評価、ストレス試験、規格・ガイドライン適合性確認などを通じて、DDRインタフェースの品質・信頼性確保を主導 評価仕様・評価方針の整理、評価項目・条件の設計、評価結果の取りまとめを担当 不具合発生時には、設計チーム、SoCチーム、IPベンダと連携し、原因切り分けおよび対策検討を推進 国内外（日本・インド・ベトナム）の評価・設計メンバーを技術面でリードし、評価の進め方や判断基準の整理を通じてチーム全体の品質向上に貢献 ※就業場所の変更の範囲、従事すべき業務の変更の範囲については、選考時に詳細をお伝えいたします。 Qualifications 【MUST】 DDRインタフェース（LPDDR4/4X/5 等）に関する評価または検証の実務経験 実機評価、マージン評価、ストレス試験などを通じた不具合解析、原因切り分け、対策検討の経験 評価結果を整理し、設計チームや関係者と技術的な議論・調整を行った経験 アナログ回路やアナログ特性に関する知識・評価経験（DDR PHY、PLL、ジッタ、ノイズ、SI/PI、電源品質など） インド・ベトナムの設計拠点およびIPベンダと、英語で技術的な連携・調整ができること 日本語：コミュニケーションレベル 【WANT】 DDR PHY、メモリコントローラ、ボードレベル評価など、DDR IFにおける評価リードまたはサブリード経験 オシロスコープ、ロジックアナライザ等を用いたDDR信号・タイミング・電源関連の測定・解析経験 外部IPベンダとの技術的な問い合わせ、課題調整、評価結果共有の経験 車載向けSoC、または品質・信頼性要求の高い製品における評価経験 評価領域を軸に、設計・SoC全体との連携範囲を広げていきたい志向 Additional