Job Summary チームについて： 公共営業本部は、関東圏の中央省庁や独立行政法人、地方自治体、教育機関、医療機関などに対してネットアップのデータマネージメントソリューションをパートナー様と共同でご提供します。 営業担当者はそれぞれの担当エリア及び顧客において、社内・社外の関係者との連携をリードし戦略を立案、実行をしていただきます。これまでのご経験や知見をフルに活用いただける環境をご用意しております。 業務内容： 弊社ソリューションの提案営業として、新規および既存顧客の拡大をご担当いただきます。顧客・パートナーと円滑なコミュニケーションを取り、良好な関係を維持し、販売機会を創出します。弊社のITソリューションを通じて顧客のDX推進の活性化に貢献いただきます。 ・日本全国における高等教育機関や、独立行政法人などの研究機関を中心とした顧客を担当いただくポジションにてご活躍いただきます。 ・新規顧客および既存顧客へ積極的なアプローチをし、ビジネスチャンスを発掘、特定し、販売機会を創出します。 ・パートナー企業様と連携し、幅広い顧客へアプローチする事を担当いただきます。 ・戦略に関する合意形成など、あらゆるビジネス活動、導入関連活動においてお客様との窓口となっていただきます。 ・社内のプリセールス部門や関係各所と連携を取りながら業務を進めていただきます。 Job Requirements 必須要件： ・IT業界にてハイタッチセールスとしての実務経験がある方 ・担当業界(公共/文教/医療)に対して5年以上の営業経験 ・ITインフラストラクチャー(特にストレージ)、またはクラウドソリューションの提案の経験がある方 ・アカウントのマネージメントスキル、数字への責任感がある方 ・日本語による、文書および口頭での優れたコミュニケーション能力がある方 望ましいスキル： ・高等教育機関や研究機関様などにおけるHPC系システムの提案/導入の経験のある方 ・自発的に考え行動できる方 ・セールスチームの取り組みに積極的に貢献し、チームの決定に影響を与えられる方 ・目標の達成に持続的に取り組めること ・複雑な課題を戦略的に捉えて提案を行い、アクションプランを立案できること 求人要項 雇用形態：正社員・期間の定め無 試⽤期間：3か月（試用期間中の勤務条件に変更はありません） 就業時間：9:00－17:30 （フレックス制 or 裁量労働制） 休⽇：完全週休2日制（土・日）、有給休暇、夏季休暇（3日）、年末年始（12/29～1/3）、ボランティア休暇（5日間）、私傷病・ファミリー休暇、Global Wellness Day、出産休暇（20週）、育児休暇（10日間）、養老介護休暇（10日間） ・通勤交通費、社会保険完備
Job Description 本ポジションでは現在複数名の採用を予定しております。同一内容の求人が複数掲載されている場合がございますが、ご応募は1件のみで問題ございません。ご応募内容は採用チームにて一括で確認させていただきます。 【募集背景】 当社では、次世代パッケージ技術（Flip Chip、SiP など）の開発を中心に、半導体後工程における技術革新を積極的に推進しています。 特に AI・高性能コンピューティング（HPC）、車載、IoT 分野においては、より高密度・高信頼性・高放熱性を備えたパッケージ技術が求められており、FCCSP（Flip Chip Chip Scale Package）や FCBGA といった先端技術の開発が加速しています。 今後、デバイスの複雑化や多機能化がさらに進む中、技術領域の拡大と開発体制の強化が不可欠となっています。 こうした背景から、当社では半導体後工程に関する技術経験をお持ちのエンジニアを新たに募集いたします。 本ポジションでは、AI/HPC向けの高密度・高放熱パッケージ、車載・IoT向けの高信頼性パッケージなど、業界最前線の技術開発に携わることができます。 AIや自動運転など、社会を大きく変革する技術を根幹から支えるパッケージ開発に貢献できる、非常にやりがいのある環境です。 【主な業務内容】 半導体後工程（アセンブリ・パッケージング・テスト）における技術開発業務を担当いただきます。 ・FCLGA、FCCSP、BGAなどの先端パッケージ技術の開発・評価 ・組立工程（部品実装（SMT)、ソルダーペースト印刷、リフロー工程、樹脂封止工程、個片分離工程）のプロセス開発、改善 ・製造ラインの立ち上げ・量産移行支援 ・工程の品質・歩留まり改善活動 ※就業場所の変更の範囲、従事すべき業務の変更の範囲については、選考時に詳細をお伝えいたします。 Qualifications 【MUST】 ・半導体後工程（組立・パッケージング）の技術開発経験（4年以上） ・SMT工程の技術開発経験者（4年以上） ・工程改善・品質管理・設備導入などの実務経験 ・技術系学位（機械、材料、電子、化学など） 【WANT】 ・FCPackageや高密度パッケージ向けプロセス開発・評価経験 ・OPM（over pad metallization）/RDL（Redistribution
Job Description 本ポジションでは現在複数名の採用を予定しております。同一内容の求人が複数掲載されている場合がございますが、ご応募は1件のみで問題ございません。ご応募内容は採用チームにて一括で確認させていただきます。 【募集背景】 当社では、次世代パッケージ技術（Flip Chip、SiP など）の開発を中心に、半導体後工程における技術革新を積極的に推進しています。 特に AI・高性能コンピューティング（HPC）、車載、IoT 分野においては、より高密度・高信頼性・高放熱性を備えたパッケージ技術が求められており、FCCSP（Flip Chip Chip Scale Package）や FCBGA といった先端技術の開発が加速しています。 今後、デバイスの複雑化や多機能化がさらに進む中、技術領域の拡大と開発体制の強化が不可欠となっています。 こうした背景から、当社では半導体後工程に関する技術経験をお持ちのエンジニアを新たに募集いたします。 本ポジションでは、AI/HPC向けの高密度・高放熱パッケージ、車載・IoT向けの高信頼性パッケージなど、業界最前線の技術開発に携わることができます。 AIや自動運転など、社会を大きく変革する技術を根幹から支えるパッケージ開発に貢献できる、非常にやりがいのある環境です。 【主な業務内容】 半導体後工程（アセンブリ・パッケージング・テスト）における技術開発業務を担当いただきます。 ・FCLGA、FCCSP、BGAなどの先端パッケージ技術の開発・評価 ・組立工程（ソルダーペースト印刷、部品実装、FC Bond、リフロー工程、フラックス洗浄工程）のプロセス開発、改善 ・製造ラインの立ち上げ・量産移行支援 ・工程の品質・歩留まり改善活動 ※就業場所の変更の範囲、従事すべき業務の変更の範囲については、選考時に詳細をお伝えいたします。 Qualifications 【MUST】 ・半導体後工程（組立・パッケージング）の技術開発経験（4年以上） ・SMT工程の技術開発経験者（4年以上） ・工程改善・品質管理・設備導入などの実務経験 ・技術系学位（機械、材料、電子、化学など） 【WANT】 ・FCPackageや高密度パッケージ向けプロセス開発・評価経験 ・AI/HPC向けパッケージの開発経験（高信頼性設計） ・車載・IoT向けパッケージの信頼性試験・規格対応経験 ・ISO/IATFなど品質規格への対応経験
Company Description About Mirantis Mirantis is the Kubernetes-native AI infrastructure company, enabling organizations to build and operate scalable, secure, and sovereign infrastructure for modern AI, machine learning, and data-intensive applications. By combining open source innovation with
Job Description 【募集背景】 自動車の電動化・知能化が急速に進む中、車載SoCはクルマの価値を左右する中核技術となっています。 R-Carシリーズは、CPU、高速インタフェース、メモリ、AI／ビデオ、機能安全、セキュリティなど、多数のSoC IPを高度に統合した、大規模かつ高機能な車載SoCとして進化を続けてきました。 当部門では、こうした次世代車載SoCの開発を継続的に推進するため、自社IP開発に加え、導入IPの選定・組み込みを含めたSoC IP開発体制の強化を進めています。 特に、高速インタフェースサブシステムをはじめとする中核領域では、開発規模や技術難易度の高まりを背景に、技術判断と組織運営の両面を担える人材の重要性が一層高まっています。 本募集は、高速インタフェースサブシステム開発を軸に、技術と組織の両面から開発をリードし、将来に向けた開発体制の強化に貢献いただける人材を迎えることを目的としています。 【業務内容】 車載SoC（R-Carシリーズ）における 高速インタフェースサブシステム全体の設計・開発を統括する課長級マネージャー として、組織運営および技術判断の両面に責任を持ち、開発をリード PCIe, UCIe, USB, UFSを含む高速インタフェースサブシステムについて、仕様方針・アーキテクチャ方針を策定し、設計レビューや技術判断を通じて品質を担保 性能・消費電力・品質・スケジュール・リソースの制約を踏まえ、サブシステムとしての優先度判断および最終的な意思決定を実施 SoCアーキテクト、他サブシステム責任者、プロジェクトマネジメントと連携し、部門横断での調整を行いながらSoC全体最適を推進 設計・検証フェーズにおいて発生する 重要な技術的・組織的課題に対し、責任者として課題解決を主導 導入IPに関して、IPベンダとの技術的な折衝・仕様調整・課題対応を統 日本・インド・ベトナムの設計拠点からなる グローバル開発チームをマネジメントし、役割設計・人材育成・体制強化を推進 ※就業場所の変更の範囲、従事すべき業務の変更の範囲については、選考時に詳細をお伝えいたします。Qualifications 【MUST】 サブシステムまたはIPレベルでの 技術的なリード経験 （設計レビュー主導、技術判断、設計方針策定など） 複数のエンジニアや関係チームと連携し、技術と開発をまとめた経験 英語による 技術的な議論・調整、またはグローバルチームとの業務に抵抗がないこと 日本語：ビジネスレベル 【WANT】 課長（Section
Job Description 【募集背景】 近年、市場および顧客からは、PDFのような静的ドキュメントではなく、構造化されたデータとして再利用可能なドキュメントが強く求められています。特に、AI活用を前提とした業務やサービスにおいては、高い品質と一貫性を備えたドキュメント基盤の整備が不可欠となっています。 当社では現在、技術ドキュメントのデジタル化・データ化を本格的に推進しており、その過程で発生する外注・オフショア作業を、属人的な判断ではなく、明確なプロセスとルールによって管理し、データ品質と整合性を担保する専門ポジションを新たに募集します。 ドキュメントを「作る」だけでなく、将来のAI活用・データ利活用を見据えた基盤づくりに貢献できるポジションです。 【 役割・ミッション】 AIを活用した開発・ドキュメント効率化を目的として、 「どのようなデータ構造・データ投入を行えば、目的のAIアウトプット（差分抽出・理解・コード生成等）が実現できるか」を設計・検討する役割を担っていただきます。 特に以下をミッションとします。 ドキュメントの意味理解に基づく差分抽出 チェッカー用途（ルール違反検出、整合性チェック等）を想定したコード生成・AI設計 スピード・コストを考慮した実用レベルでのAI活用設計 【業務内容】 AI活用を前提としたデータ構造設計（構造化・半構造化・非構造化データ） ドキュメント（仕様書、設計書等）の意味理解・差分抽出ロジックの検討 LLM等を活用したコード生成／自動チェック（チェッカー）の設計方針検討 目的（品質向上、工数削減等）に対する最適なAIアプローチの整理 スピード・コスト・精度のトレードオフを踏まえた技術検討 PoCレベル〜実運用を見据えた技術選定・設計支援 ※就業場所の変更の範囲、従事すべき業務の変更の範囲については、選考時に詳細をお伝えいたします。 【ポジションの魅力】 AI活用を支えるドキュメント基盤構築という、将来性・専門性の高い領域に携われる 「ルール化」「仕組み化」によって品質を作る、上流視点の業務 海外チームとの協業を通じたグローバルな業務経験 単なるチェック業務ではなく、プロセス設計・品質基準の策定に関われる裁量の大きさ Qualifications 【MUST】 MCU開発に関する基礎知識を前提とした仕様理解・確認 AI／データ活用に関する基礎〜実務知識 データ構造設計、前処理、入力データ設計の知見 ドキュメント構造（仕様書・設計書等）を理解し、構造化できる能力 プログラミング経験（言語不問、Python等歓迎） 技術的観点でスピード・コスト・品質を比較検討できる思考力 英語での業務コミュニケーションが可能な方（TOEIC 700点以上）
Job Description 【募集背景】 自動車の電動化・知能化により、車載SoCはクルマの価値を決定づける重要な技術領域となっています。 R-Carシリーズは、CPU、高速インタフェース、メモリ、AI／ビデオ、機能安全、セキュリティなど、多数のSoC IPを統合した大規模・高機能な車載SoCとして進化を続けてきました。 当部門では、自社IP開発に加え、外部IPの選定・導入・組み込みを含むSoC IP開発を担っており、SoCバス／インターコネクトはSoC全体の性能と品質を支える中核領域です。 開発規模・技術難易度が高まる中、仕様検討、論理設計、検証、性能評価を一貫して進め、周辺チームやIPベンダと連携しながら技術課題を解決できる設計人材の強化が必要となっています。 本募集では、SoCバス／インターコネクトの開発実務に携わり、専門性を深めながら、担当領域またはサブシステム全体を見渡して開発を牽引できるエンジニア／リーダーを歓迎します。 【業務内容】 車載SoC（R-Carシリーズ）におけるSoCバス／インターコネクトの開発実務を担当 AXI等のオンチップバスおよびNoCを対象に、仕様検討、アーキテクチャ検討、RTL設計、検証、デバッグ、性能評価に携わる CPU、メモリ、AI／画像処理、高速インタフェース、周辺IP等の接続要件を整理し、帯域、レイテンシ、QoS、デッドロック回避、エラー処理などを考慮した設計を行う トラフィックモデルや性能評価結果を用いてボトルネックを分析し、SoC全体の性能目標に向けた設計改善を推進 経験に応じて、担当領域の設計方針策定、設計レビュー、技術課題の取りまとめを行い、関係者との合意形成をリード 外部インターコネクトIPを導入する場合は、IPベンダとの仕様確認、構成検討、制約条件整理、組み込み、技術的な課題対応を担当 日本・インド・ベトナムの設計拠点と英語で連携し、グローバルな開発体制の中で役割を担う ※就業場所の変更の範囲、従事すべき業務の変更の範囲については、選考時に詳細をお伝えいたします。Qualifications 【MUST】 5年以上のSoCまたはIP開発におけるデジタル回路設計または検証の実務経験（RTL設計、検証、デバッグ、仕様検討、設計レビュー対応など） バス、インターコネクト、NoC、またはデータ転送回路のいずれかに関する設計・検証経験 設計仕様書や技術資料を理解し、要求仕様を回路仕様および検証項目へ落とし込んだ経験 チーム内外の関係者と連携し、技術的な議論を通じて課題対応を行った経験 担当領域において、設計方針や技術課題を整理し、関係者と合意形成を行った経験 英語による技術資料の読み書き、またはグローバルチームとの業務コミュニケーションに抵抗がないこと 【WANT】 AMBA AXI／ACE／CHI等のプロトコル、またはNoCアーキテクチャに関する知識・経験 QoS、帯域制御、アドレスマップ、セキュリティ／アクセス制御、エラー処理、性能カウンタ等の設計・検証経験 トラフィック解析、性能モデル、シミュレーション等を用いた性能評価・ボトルネック分析の経験 キャッシュコヒーレンシ、メモリサブシステム、CPUサブシステム、DMA等に関する知識・経験 サブシステムまたはIP単位での技術的な取りまとめ・リード経験 外部IPの組み込み、制約条件整理、IPベンダとの技術的な課題対応の経験 電源分離設計および物理設計（P&R）に関する知識 車載SoC、または機能安全・品質・信頼性要求の高い製品開発経験
Job Description 【募集背景】 自動車の電動化・知能化により、車載SoCはクルマの価値を決定づける重要な技術領域となっています。 R-Carシリーズは、CPU、高速インタフェース、メモリ、AI／ビデオ、機能安全、セキュリティなど、多数のSoC IPを統合した大規模・高機能な車載SoCとして進化を続けてきました。 当部門では、自社IP開発に加え、外部IPの選定・導入・組み込みを含むSoC IP開発を担っており、DDRメモリサブシステムはSoC全体の性能と品質を支える中核領域です。 開発規模・技術難易度が高まる中、仕様検討、論理設計、検証、性能評価を一貫して進め、周辺チームやIPベンダと連携しながら技術課題を解決できる設計人材の強化が必要となっています。 本募集では、DDRメモリサブシステムの開発実務に携わり、専門性を深めながら、担当領域またはサブシステム全体を見渡して開発を牽引できるエンジニア／リーダーを歓迎します。 【業務内容】 車載SoC（R-Carシリーズ）におけるDDRメモリサブシステムの開発実務を担当 DDRメモリコントローラを中心に、仕様検討、マイクロアーキテクチャ設計、RTL設計、検証、デバッグ、性能評価に携わる メモリ帯域、レイテンシ、QoS、リフレッシュ、低消費電力制御、エラー処理などの要求を踏まえ、SoC全体との整合を意識した設計を行う DDR PHY、インターコネクト、CPU／アクセラレータ、ソフトウェア等の関連チームと連携し、インタフェース仕様の整合および技術課題の解決を推進 経験に応じて、担当領域の設計方針策定、設計レビュー、技術課題の取りまとめを行い、関係者との合意形成をリード 外部IPを導入する場合は、IPベンダとの仕様確認、制約条件の整理、組み込み、技術的な課題対応を担当 日本・インド・ベトナムの設計拠点と英語で連携し、グローバルな開発体制の中で役割を担う ※就業場所の変更の範囲、従事すべき業務の変更の範囲については、選考時に詳細をお伝えいたします。Qualifications 【MUST】 5年以上のSoCまたはIP開発におけるデジタル回路設計または検証の実務経験（RTL設計、検証、デバッグ、仕様検討、設計レビュー対応など） メモリコントローラ、メモリ周辺回路、またはデータ転送制御のいずれかに関する設計・検証経験 設計仕様書や技術資料を理解し、要求仕様を回路仕様および検証項目へ落とし込んだ経験 チーム内外の関係者と連携し、技術的な議論を通じて課題対応を行った経験 担当領域において、設計方針や技術課題を整理し、関係者と合意形成を行った経験 英語による技術資料の読み書き、またはグローバルチームとの業務コミュニケーションに抵抗がないこと 【WANT】 DDR／LPDDRメモリコントローラの設計・検証経験 AXI等のオンチップバス、QoS制御、キャッシュコヒーレンシ、DMA、またはメモリ性能解析に関する知識・経験 UVM等を用いた検証環境の構築、フォーマル検証、性能モデルを用いた評価の経験 サブシステムまたはIP単位での技術的な取りまとめ・リード経験 外部IPの組み込み、制約条件整理、IPベンダとの技術的な課題対応の経験 電源分離設計および物理設計（P&R）に関する知識 車載SoC、または機能安全・品質・信頼性要求の高い製品開発経験 JEDECのDDR／LPDDR規格に関する知識、または規格を参照した仕様検討・設計・検証の経験
Company Description About Mirantis Mirantis is the Kubernetes-native AI infrastructure company, enabling organizations to build and operate scalable, secure, and sovereign infrastructure for modern AI, machine learning, and data-intensive applications. By combining open source innovation with