Job Description 【募集背景】 車載半導体の高機能化・複雑化に伴い、量産テストや不良解析においても、従来の人手・経験依存から、データドリブンかつAI活用型への転換が求められています。 当社では、R-CarやRH850を中核とする車載半導体事業を将来の成長領域と位置づけており、テスト・不良解析技術の高度化が競争力を左右する重要なテーマとなっています。 そこで本ポジションでは、次世代アーキテクチャ（Chiplet／MDP）も見据え、量産現場で実際に使われるテストデータ解析・AI技術を創出するため、体制強化を行います。 【業務内容】 車載向け半導体製品の量産テストおよび不良解析領域において、統計解析手法およびAI技術を活用し、テストデータ解析・不良解析・テスト制御の自動化と高度化を推進するポジションです。 量産現場で蓄積される膨大なテストデータを活用し、品質・コスト・開発スピードの向上に貢献するとともに、ChipletやMDP（Multi‑Die Package）など次世代アーキテクチャに対応したテストデータ解析技術の確立に取り組んでいただきます。 また、技術の体系化および技術継承も重要なミッションの一つです。 【具体的な業務内容】 量産テストデータを活用したデータ解析および不良解析 AI／機械学習技術を用いたテストデータ解析技術の研究・開発 （不良予測、異常検知、解析自動化モデルの開発） テスト効率化および品質向上技術の開発 （アダプティブテスト、テストフィードフォワード／フィードバック技術） 次世代製品（Chiplet／MDP）向けテストデータ解析手法の検討・確立 ※就業場所の変更の範囲、従事すべき業務の変更の範囲については、選考時に詳細をお伝えいたします。 Qualifications 【MUST】 AI／機械学習を含むデータ解析・統計分析の実務経験（5年以上） 半導体テストに関する基礎知識 言語・ツールスキル: Python、Linux 日本語：コミュニケーションレベル 英語：相手の話が聞けるレベル 【WANT】 半導体テストエンジニアとしての実務経験 既存技術やノウハウを体系的に整理・再構成できる力 部門横断でのコミュニケーション力 Chiplet／MDP に関する知識 言語・ツールスキル: Java、SQL、Docker、Git、Jupyter Notebook、FastAPI Additional Information ルネサスは、「To Make Our Lives Easier 」（人々の暮らしを楽“ラク”にする）というPurposeの下、組み込み半導体ソリューションを提供します。高品質とシステムレベルノウハウを兼ね備えた組み込み半導体のリーダーとして、自動車、産業、インフラ・IoT分野向けに、ハイパフォーマンスコンピューティング、組み込みプロセッシング、アナログ＆コネクティビティ、そしてパワーを含めた幅広い製品ポートフォリオを軸とした、スケーラブルで包括的なソリューションを提供しています。 ルネサスは、30か国以上で22,000 人を超える多様性あふれる従業員と共に、限界に挑戦しながら、デジタライゼーションを通じてユーザエクスペリエンスを充実化させ、新たなイノベーションの時代を切り開いていきます。そして世界中の人々やコミュニティの未来のために、持続可能で省エネ効果の高いソリューションの開発に全力で取り組み、「To
Job Description 【募集背景】 自動車の電動化・知能化が進む中、車載SoCはクルマの性能・機能を支える中核技術として位置づけられています。 R-Carシリーズは、CPU、高速インタフェース、メモリ、AI／ビデオ、機能安全、セキュリティなど、多数のSoC IPを高度に統合した大規模SoCとして発展を続けてきました。 この中でも、DDRインタフェースは、SoC全体の性能や信頼性に直結する重要な要素であり、実機評価や信号品質の確認を通じた品質確保がますます重要になっています。 設計の高度化・高速化に伴い、評価段階においても、評価方針の整理や結果の技術的な判断を担える人材の必要性が高まっています。 当部門では、評価の実務に精通し、設計チームやIPベンダと連携しながらDDRインタフェース評価を技術的にリードできる人材を求めています。 評価領域を軸に開発全体に関与し、SoC品質の底上げに貢献いただけることを期待しています。 【業務内容】 車載SoC（R-Carシリーズ）における DDRインタフェース（DDR IF）の評価を技術面でリード - 対象例：LPDDR4X/5/5X/6、DDR PHY、メモリコントローラ関連 実機評価、動作マージン評価、ストレス試験、規格・ガイドライン適合性確認などを通じて、DDRインタフェースの品質・信頼性確保を主導 評価仕様・評価方針の整理、評価項目・条件の設計、評価結果の取りまとめを担当 不具合発生時には、設計チーム、SoCチーム、IPベンダと連携し、原因切り分けおよび対策検討を推進 国内外（日本・インド・ベトナム）の評価・設計メンバーを技術面でリードし、評価の進め方や判断基準の整理を通じてチーム全体の品質向上に貢献 ※就業場所の変更の範囲、従事すべき業務の変更の範囲については、選考時に詳細をお伝えいたします。 Qualifications 【MUST】 DDRインタフェース（LPDDR4/4X/5 等）に関する評価または検証の実務経験 実機評価、マージン評価、ストレス試験などを通じた不具合解析、原因切り分け、対策検討の経験 評価結果を整理し、設計チームや関係者と技術的な議論・調整を行った経験 アナログ回路やアナログ特性に関する知識・評価経験（DDR PHY、PLL、ジッタ、ノイズ、SI/PI、電源品質など） インド・ベトナムの設計拠点およびIPベンダと、英語で技術的な連携・調整ができること 日本語：コミュニケーションレベル 【WANT】 DDR PHY、メモリコントローラ、ボードレベル評価など、DDR IFにおける評価リードまたはサブリード経験 オシロスコープ、ロジックアナライザ等を用いたDDR信号・タイミング・電源関連の測定・解析経験 外部IPベンダとの技術的な問い合わせ、課題調整、評価結果共有の経験
Job Description 【募集背景】 本チームは、PCP向けSPS（Smart Power Switch）用FETの設計を担っています。直近1年間で体制の変化があり、加えて新世代MV FET（REXFET2／REXFET3）の開発・展開も進行中です。 SPS FET事業は今後2年間で出荷数量が約3倍に拡大する見込みであり、事業成長を牽引する中核人材として、経験豊富なデバイスエンジニアを募集しています。 【職務概要】 12V～80V用途向けのスイッチングパワーMOSFETの開発において、 デバイス構想から量産・評価まで、製品ライフサイクル全体に携わるポジションです。 高性能・高信頼性・量産性を両立したデバイス技術を開発し、事業および技術の両面で大きなインパクトを創出していただきます。 【主な業務内容】 高性能・高信頼性パワーMOSFETの新規デバイス構造の立案・開発 デバイス性能、耐久性、コストを考慮した構造最適化 プロセスエンジニアと連携した新規プロセスフロー・設計ルールの策定 TCADシミュレーションを用いた設計検証および感度分析 歩留まりに影響する設計・プロセスパラメータの特定と最適化 CAD／レイアウトチームと協働したテストマスク・製品マスク設計 分割実験（Split実験）の設計・評価・解析 アプリケーション／テストエンジニアと連携した特性評価・試験手法の確立 実測データ解析による課題抽出、デバイス設計・プロセス改善 既存パワー半導体製品に対する技術サポート ※職務内容や勤務地の詳細・将来的な変更の可能性については、面接時にご説明します。 Qualifications 【MUST】 半導体デバイスのプロセスインテグレーションに関する経験または知識 半導体デバイスの信頼性物理に関する理解 TCADによるプロセスおよびデバイスシミュレーションの経験（特に Sentaurus の使用経験があれば望ましい） 英語：日常業務において支障なくコミュニケーションが取れるレベル（会話力） 日本語：ビジネスレベルでのコミュニケーション能力 【WANT】 製品マスクおよびテストマスクのレイアウト設計経験 （特に Cadence
Job Description 【採用背景】 自動車にも搭載されるHighPerformanceSoC製品は、CASE（コネクテッド、自動運転、シェアリング、電動化）に代表される自動車の電子化/高機能化を実現するためのキーパーツである。従来以上に機能、性能の向上が求められ、SoCは大規模化、複雑化が加速しています。非車載分野の半導体ベンダの市場参入で競争が激化しコスト競争力向上も課題です。タイミング設計の観点では大規模、複雑なSoC製品を短TATでの効率的な開発が必須であり、Innovativeに製品開発できるエンジニア/リーダーを募集しています。 また、設計はベトナム,インドの設計拠点（言語：英語）と協働開発している為、グローバルに活躍できるエンジニアを期待しております。 【具体的な仕事内容】 SoCタイミング設計(STA,SDC,Synthesis)業務の設計エンジニアまたは設計リーダー。タイミング設計（静的タイミング解析、タイミング制約解析、論理合成の技術開発、製品適用） 静的タイミング解析：市販STAツールを用いたタイミング設計 タイミング制約解析： 市販STAツールと内製ツールを用いたタイミング制約妥当性検証 論理合成： 市販論理合成ツールを用いた論理合成 静的タイミング解析、タイニング制約解析、論理合成のいずれの場合も、海外拠点と協業 ※就業場所の変更の範囲、従事すべき業務の変更の範囲については、選考時に詳細をお伝えいたします。 【業務のやりがい】 Physical Designの業務では、マネージャーも実設計に深く関わり、製品開発の遂行と開発フローの改善を牽引します。設計現場に近い立場で、LSI製品設計を最終的に仕上げる重要な役割を担っていただけます。 車載用途としては最先端である3nmプロセスノードを使用しており、デジタルバックエンド設計の難しさもやりがいもトップレベルにあると自負しています。また、海外のEDAベンダーやデザインセンターとも協業しているため、グローバルな組織の一員として業務に参画できます。 【求める人材像】 困難さに立ち向かう姿勢をお持ちの方 リーダーシップに長けている方 全体的を見れる方 ソリューション提案力をお持ちの方 業務で英語を使用することに抵抗のない方 Qualifications 【MUST】 5年以上、デジタルLSI設計経験（うち3年以上のタイミング設計（静的タイミング解析、タイミング制約解析）経験含む） 英語または日本語のどちらかがビジネスレベル（もう一方が日常会話レベル） 【WANT】 ハードウエア記述言語の理解 (ex. Verilog-HDL) 実務での英語利用経験 マネージメント経験 将来的にマネージメントにご興味がある方 Additional Information SoC技術が切り拓くグローバルな車載エレクトロニクス設計の新時代 本ポジションにご興味をお持ちの方は、以下の連絡先までお気軽にご連絡ください。 If you
Job Description 【募集背景】 車載半導体の高機能化・複雑化に伴い、量産テストや不良解析においても、従来の人手・経験依存から、データドリブンかつAI活用型への転換が求められています。 当社では、R-CarやRH850を中核とする車載半導体事業を将来の成長領域と位置づけており、テスト・不良解析技術の高度化が競争力を左右する重要なテーマとなっています。 そこで本ポジションでは、次世代アーキテクチャ（Chiplet／MDP）も見据え、量産現場で実際に使われるテストデータ解析・AI技術を創出するため、体制強化を行います。 【業務内容】 車載向け半導体製品の量産テストおよび不良解析領域において、統計解析手法およびAI技術を活用し、テストデータ解析・不良解析・テスト制御の自動化と高度化を推進するポジションです。 量産現場で蓄積される膨大なテストデータを活用し、品質・コスト・開発スピードの向上に貢献するとともに、ChipletやMDP（Multi‑Die Package）など次世代アーキテクチャに対応したテストデータ解析技術の確立に取り組んでいただきます。 また、技術の体系化および技術継承も重要なミッションの一つです。 【具体的な業務内容】 量産テストデータを活用したデータ解析および不良解析 AI／機械学習技術を用いたテストデータ解析技術の研究・開発 （不良予測、異常検知、解析自動化モデルの開発） テスト効率化および品質向上技術の開発 （アダプティブテスト、テストフィードフォワード／フィードバック技術） 次世代製品（Chiplet／MDP）向けテストデータ解析手法の検討・確立 ※就業場所の変更の範囲、従事すべき業務の変更の範囲については、選考時に詳細をお伝えいたします。Qualifications 【MUST】 AI／機械学習を含むデータ解析・統計分析の実務経験（5年以上） 半導体テストに関する基礎知識 言語・ツールスキル: Python、Linux 日本語：コミュニケーションレベル 英語：相手の話が聞けるレベル 【WANT】 半導体テストエンジニアとしての実務経験 既存技術やノウハウを体系的に整理・再構成できる力 部門横断でのコミュニケーション力 Chiplet／MDP に関する知識 言語・ツールスキル: Java、SQL、Docker、Git、Jupyter Notebook、FastAPI Additional Information 本ポジションにご興味をお持ちの方は、以下の連絡先までお気軽にご連絡ください。 If you are interested in this position, please
Job Description 【募集背景】 車載向けSoC製品は、自動車の高度化・知能化を実現する中核デバイスであり、その重要性と複雑性は年々増しています。これに伴い、高性能かつ高品質な製品を市場に継続的に提供するための特性評価技術の役割は、ますます重要となっています。 本ポジションでは、最先端SoCの特性評価において、テスト機能の定義から評価仕様の策定、評価計画の立案・実行までを一貫して担っていただきます。また、評価結果に基づき、量産に向けたプロダクションテスト仕様の設計にも関与します。 本業務を通じて、LSIテスタを活用した高度なテスト開発技術、および3nm世代の最先端プロセスに対応した評価・検証技術を習得し、次世代SoC開発を支える中核人材として成長いただけます。 【職務内容】 車載向けSoC製品に対する特性評価仕様の立案と、特性評価の実行 LSIテスタ（ATE）を用いた特性評価の為の製品テスト機能仕様の定義 LSIテスタ（ATE）を用いた特性評価仕様の定義 評価仕様に基づいた特性評価の実行と、測定結果の評価 評価結果に基づく、製品プロダクションテスト仕様の策定 ※就業場所の変更の範囲、従事すべき業務の変更の範囲については、選考時に詳細をお伝えいたします。 【ポジションの魅力】 世界の自動運転を支える「R-Car」の品質を最終担保する使命感 最先端のシリコン・計測テクノロジーに触れられる環境 単なる「作業」ではない、設計や顧客を動かすテックリードへの成長 グローバルな現場 × キャリアの希少価値 Qualifications 【MUST】 デジタル回路に対する基礎知識と半導体デバイスの電気的特性に対する理解 LSIテスタ（ATE）装置の基本的な動作原理に対す基本的な理解と、テスト仕様／テスト条件設計の経験 基本的な測定機器の仕様経験（オシロスコープ、ロジックアナライザなど） 日本語‐ビジネス会話ができる 【WANT】 テストパターン生成、タイミング設定、測定条件の最適化に関する一般的な知識 スクリプト言語(Python/Perl/TCLなど)を用いた測定結果のまとめ経験 LSI設計情報(仕様書など）をもとにテスト仕様を策定できる能力 歩留まり改善や不良解析に関する知識 英語 - 相手の話を聞ける Additional Information ルネサスは、「To
Job Description 【募集背景】 車載半導体の高機能化・複雑化に伴い、量産テストや不良解析においても、従来の人手・経験依存から、データドリブンかつAI活用型への転換が求められています。 当社では、R-CarやRH850を中核とする車載半導体事業を将来の成長領域と位置づけており、テスト・不良解析技術の高度化が競争力を左右する重要なテーマとなっています。 そこで本ポジションでは、次世代アーキテクチャ（Chiplet／MDP）も見据え、量産現場で実際に使われるテストデータ解析・AI技術を創出するため、体制強化を行います。 【業務内容】 車載向け半導体製品の量産テストおよび不良解析領域において、統計解析手法およびAI技術を活用し、テストデータ解析・不良解析・テスト制御の自動化と高度化を推進するポジションです。 量産現場で蓄積される膨大なテストデータを活用し、品質・コスト・開発スピードの向上に貢献するとともに、ChipletやMDP（Multi‑Die Package）など次世代アーキテクチャに対応したテストデータ解析技術の確立に取り組んでいただきます。 また、技術の体系化および技術継承も重要なミッションの一つです。 【具体的な業務内容】 量産テストデータを活用したデータ解析および不良解析 AI／機械学習技術を用いたテストデータ解析技術の研究・開発 （不良予測、異常検知、解析自動化モデルの開発） テスト効率化および品質向上技術の開発 （アダプティブテスト、テストフィードフォワード／フィードバック技術） 次世代製品（Chiplet／MDP）向けテストデータ解析手法の検討・確立 ※就業場所の変更の範囲、従事すべき業務の変更の範囲については、選考時に詳細をお伝えいたします。Qualifications 【MUST】 AI／機械学習を含むデータ解析・統計分析の実務経験（5年以上） 半導体テストに関する基礎知識 言語・ツールスキル: Python、Linux 日本語：コミュニケーションレベル 英語：相手の話が聞けるレベル 【WANT】 半導体テストエンジニアとしての実務経験 既存技術やノウハウを体系的に整理・再構成できる力 部門横断でのコミュニケーション力 Chiplet／MDP に関する知識 言語・ツールスキル: Java、SQL、Docker、Git、Jupyter Notebook、FastAPI Additional Information ルネサスは、「To Make Our Lives Easier 」（人々の暮らしを楽“ラク”にする）というPurposeの下、組み込み半導体ソリューションを提供します。高品質とシステムレベルノウハウを兼ね備えた組み込み半導体のリーダーとして、自動車、産業、インフラ・IoT分野向けに、ハイパフォーマンスコンピューティング、組み込みプロセッシング、アナログ＆コネクティビティ、そしてパワーを含めた幅広い製品ポートフォリオを軸とした、スケーラブルで包括的なソリューションを提供しています。 ルネサスは、30か国以上で22,000 人を超える多様性あふれる従業員と共に、限界に挑戦しながら、デジタライゼーションを通じてユーザエクスペリエンスを充実化させ、新たなイノベーションの時代を切り開いていきます。そして世界中の人々やコミュニティの未来のために、持続可能で省エネ効果の高いソリューションの開発に全力で取り組み、「To
求人内容 職務内容 ESD・EMC Immunity特性評価エンジニアは、Renesas製品の設計基盤技術であるESD設計を支える専門領域において、高度な測定技術を駆使し、各種特殊評価装置を用いた高精度な特性評価を担う測定エキスパートです。 近年、ICの高度化・複雑化に伴い、ESDのみならず、EMC Immunityや機能安全（Safety）に関連する広範な特性評価ニーズが拡大しています。これに対応するためには、高精度かつ高効率な評価技術の確立と、測定技術の継続的な高度化が不可欠となっています。 本ポジションでは、これらの要求に応えるための先端的な測定技術の開発を推進するとともに、実験室の運用・管理、新規測定装置の選定・導入・立ち上げをリードします。 さらに、グローバルなESDチームの設計エンジニア、ならびにデバイス設計・製品設計エンジニアと密接に連携し、評価結果のフィードバックおよび課題解決を通じて、Renesas製品の品質確保および性能向上に貢献します。資格 MUST * ESDデバイス特性評価装置（HBM／MM／TLP／Vf-TLP）、Latch-up特性評価用パルサー、およびEMS規格（DPI、IEC 61000-4-2/3/4/5）に関連する測定・評価の実務経験を5年以上有すること。 * シリコンダイ、ウェハ、パッケージ、PCB基板等の評価用サンプル作製、および測定治具・機器管理に関する実務経験を有すること。 * 測定結果の解析および波形解析の経験があり、ESD／EMSストレス印加時のデバイス特性を理解し、適切に解析・考察ができること。 * 迅速な対応力および柔軟な提案力を有すること。 WANT * 実務経験は、10年以上の経験があることが望ましい。 * ESD／EMS評価装置の測定原理および各種規格に関する知識を有していること。その他の情報 ルネサスは、「To Make Our Lives Easier 」（人々の暮らしを楽“ラク”にする）というPurposeの下、組み込み半導体ソリューションを提供します。高品質とシステムレベルノウハウを兼ね備えた組み込み半導体のリーダーとして、自動車、産業、インフラ・IoT分野向けに、ハイパフォーマンスコンピューティング、組み込みプロセッシング、アナログ＆コネクティビティ、そしてパワーを含めた幅広い製品ポートフォリオを軸とした、スケーラブルで包括的なソリューションを提供しています。 ルネサスは、30か国以上で22,000 人を超える多様性あふれる従業員と共に、限界に挑戦しながら、デジタライゼーションを通じてユーザエクスペリエンスを充実化させ、新たなイノベーションの時代を切り開いていきます。そして世界中の人々やコミュニティの未来のために、持続可能で省エネ効果の高いソリューションの開発に全力で取り組み、「To Make Our Lives Easier」を実現します。
Job Description 【背景】 当部門では、今後の製品競争力を左右するCPUアーキテクチャ設計力の強化が急務となっています。 システムの中核であるCPUは、性能・電力・コスト・安全性のすべてに影響を与えるため、従来以上に高い視点で全体を見渡せるエンジニアが必要です。 アーキテクチャ検討において最も重要なのは、システム性能を正しく見極める力です。 単なる理論値や仕様比較ではなく、実際のユースケースやボトルネックを理解し、「どこに性能を割くべきか」「どこを割り切るべきか」を判断できることが求められます。 そのためには、プログラムを理解し、自ら作れることが不可欠です。 ソフトウェアの挙動を理解してこそ、CPU構成やメモリ、バス、割り込み設計といったアーキテクチャ上の意思決定が可能になります。 ハードウェアとソフトウェアの両方を理解した立場から、実効性能に責任を持てるエンジニアを求めています。 【職務概要】 次世代マイコン／SoC製品に向けたCPUアーキテクチャおよびシステム設計を担当いただきます。 定量的なKPIに基づくアーキテクチャ策定から、ターゲットアプリケーションを見据えたシステム構築・評価まで、製品競争力の中核を担うポジションです。 【主な業務内容】 CPUアーキテクチャのKPI（性能・電力・面積・拡張性 等）に基づくアーキテクチャ方針の策定 PPA（Performance / Power / Area）ベンチマークの企画・実施および結果分析 ターゲットアプリケーションの要件に沿ったCPU／メモリ／周辺IPを含むシステム構成の設計・構築 アーキテクチャおよびシステム構成におけるトレードオフの整理、技術的根拠に基づく提案 関連部門（ハードウェア設計、ソフトウェア、事業部門 等）との技術的な連携・調整 ※就業場所の変更の範囲、従事すべき業務の変更の範囲については、選考時に詳細をお伝えいたします。 Qualifications 【MUST】 5年以上の実アプリケーション（制御、車載、組込み等）を用いた性能評価・最適化経験 2年以上のCPU IP（ARM、RISC‑V 等）に関する知識・評価経験 論理合成、タイミング解析、電力解析等の設計フローに関する経験 RTLデザイン(VerilogHDL/VHDL設計、検証、論理合成)の経験 英語による技術文書の作成および技術的なディスカッションの実務経験 日本語：ビジネスレベルでの会話・コミュニケーションが可能な方 英語：実務での使用（読み書き・会話）に抵抗のない方
Job Description 【募集背景】 自動車の電動化・知能化が進む中、車載SoCはクルマの性能・機能を支える中核技術として位置づけられています。 R-Carシリーズは、CPU、高速インタフェース、メモリ、AI／ビデオ、機能安全、セキュリティなど、多数のSoC IPを高度に統合した大規模SoCとして発展を続けてきました。 この中でも、高速SerDesインタフェース（PCIe、CSI、DP、UCIe 等）は、SoC全体の性能や信頼性に直結する重要な要素であり、実機評価や信号品質の確認を通じた品質確保がますます重要になっています。 設計の高度化・高速化に伴い、評価段階においても、評価方針の整理や結果の技術的な判断を担える人材の必要性が高まっています。 当部門では、評価の実務に精通し、設計チームやIPベンダと連携しながら高速SerDesインタフェース評価を技術的にリードできる人材を求めています。 評価領域を軸に開発全体に関与し、SoC品質の底上げに貢献いただけることを期待しています。 【業務内容】 車載SoC（R-Carシリーズ）における 高速SerDesインタフェース評価を技術面でリード -対象例：PCIe、CSI、DP、UCIe、SerDes PHY、その他高速I/F 実機評価、信号品質評価、ストレス試験、規格適合性確認などを通じて、高速インタフェースの品質・信頼性確保を主導 評価仕様・評価方針の整理、評価項目の設計、評価結果の取りまとめを担当 不具合発生時には、設計チーム、SoCチーム、IPベンダと連携し、原因切り分けおよび対策検討を推進 国内外（日本・インド・ベトナム）の評価・設計メンバーを技術面でリードし、評価の進め方や判断基準の整理を通じてチーム全体の品質向上に貢献 ※就業場所の変更の範囲、従事すべき業務の変更の範囲については、選考時に詳細をお伝えいたします。Qualifications 【MUST】 高速インタフェース（SerDes、PCIe、UCIe 等）に関する評価または検証の実務経験 実機評価、信号品質評価、ストレス試験などを通じた不具合解析、原因切り分け、対策検討の経験 評価結果を整理し、設計チームや関係者と技術的な議論・調整を行った経験 アナログ回路やアナログ特性に関する知識・評価経験（PLL、PHY、ジッタ、ノイズ、SI/PI など） インド・ベトナムの設計拠点およびIPベンダと、英語で技術的な連携・調整ができること 【WANT】 PCIe、CSI,、DP、UCIe、SerDes PHY など、特定の高速I/Fにおける評価リードまたはサブリード経験 オシロスコープ、BERT、TDR 等を用いた高速信号測定・解析の経験 外部IPベンダとの技術的な問い合わせ、課題調整、評価結果共有の経験 車載向けSoC、または品質・信頼性要求の高い製品における評価経験 評価領域を軸に、設計・SoC全体との連携範囲を広げていきたい志向
Job Description 【主な業務内容】 車載向け高性能MCUのエコシステムおよびインフラ領域におけるプロダクトマーケティング業務を、グローバルチームの一員として推進 グローバル顧客の要件収集・定義およびフォローアップ 市場セグメントやアプリケーションごとに最適なエコシステム構築に向けた、ワールドワイドでのソリューション戦略の策定 社内のマーケティング部門および設計部門と連携し、車載向け高性能MCUのエコシステムおよびインフラのロードマップを策定 車載向け高性能MCUのソリューション（開発環境、ソフトウェア等）開発における進捗管理および課題発生時の調整 エコシステムの概要資料やプロモーション資料など、対外向けマーケティングコンテンツの作成 国内パートナーとの連携（ツール／ソフトウェア開発に関する調整、情報共有・関係構築など） ※就業場所の変更の範囲、従事すべき業務の変更の範囲については、選考時に詳細をお伝えいたします。Additional Information 【必須要件】 以下いずれかの経験を有する方 MCUを用いた組み込みソフトウェア開発の実務経験 組み込みソフトウェア向け開発環境の開発経験 上記いずれかに関連する業務に技術的な立場で関わった経験（例：テクニカルマーケティング、アプリケーションエンジニア、評価・解析、技術サポート 等） チームワークを重視し、グローバル環境で業務を進めるコミュニケーション力 日本語での業務遂行 【歓迎要件】 技術的な知見をもとに顧客の直面する課題を深く理解し、解決に導くスキル 英語によるコミュニケーション能力 ソフトウェア／ITインフラに関する基礎知識および標準的なPCツール（MS Office等）の活用スキル 半導体製品に関する技術的なマーケティングを行う能力 車載システムの設計・開発の実務経験 顧客・パートナーとの技術的な折衝・交渉を行う能力 製品企画および要件定義・要件管理を推進する能力 複雑なRfQの整理・取りまとめを行う能力 統合開発環境（IDE）の設計・開発に関するスキル モデルベース開発（MBD）に関する知見・実務経験 仮想開発環境（シミュレーション、エミュレーション、仮想ECU等）に関する知見 ルネサスは、「To Make Our Lives
求人内容 【採用背景】 自動車の電動化・知能化が進む中、車載SoCはクルマの性能・機能を支える中核技術として位置づけられています。 R-Carシリーズは、CPU、高速インタフェース、メモリ、AI／ビデオ、機能安全、セキュリティなど、多数の異なるSoC IPを高度に統合した大規模SoCとして発展を続けてきました。 従来以上に基本性能部分の高速化と低電力化が求められるとともに、高速I/F(DDR, SerDes, etc.)対応、機能安全対応、高度なセキュリティへの対応、ニューラルネットワークなどの最先端技術への対応、大規模回路の短TATでの実装など、幅広い技術の集積が必要となります。 これらの要素技術をSoCへインテグレーションし検証する必要がありますが、複雑化する機能を短期間に漏れなく検証する技術は必要不可欠な技術になります。 当部門では大規模SoC開発で必要な検証戦略、検証メソドロジーを元に製品開発フローに適用させるタスクを担当しており、この分野をリーディングするエンジニアを募集します。 ■ 検証実務の推進 車載用SoC開発における検証エンジニアまたはリーダー ・UVMやSystemVerilogを用いたテストベンチ開発 ・論理検証（RTLレベル）および機能検証の実施 ・MBISTやSCANなどのテスト挿入と評価資格 【MUST】 ・デジタル回路の設計および検証経験 ・解析，デバッグ能力 ・SVAに関しての知識および実務での使用経験 ・Formal Verificationに関しての知識および実務での仕様経験 ・UVMに関しての知識および実務での仕様経験 【WANT】 ・論理合成ツールを使用したタイミング設計およびLSI設計経験 ・CPU/GPU/画像IP/バス/メモリコントローラーなどSoC主要IPの知識 その他の情報 ルネサスは、「To Make Our Lives Easier 」（人々の暮らしを楽“ラク”にする）というPurposeの下、組み込み半導体ソリューションを提供します。高品質とシステムレベルノウハウを兼ね備えた組み込み半導体のリーダーとして、自動車、産業、インフラ・IoT分野向けに、ハイパフォーマンスコンピューティング、組み込みプロセッシング、アナログ＆コネクティビティ、そしてパワーを含めた幅広い製品ポートフォリオを軸とした、スケーラブルで包括的なソリューションを提供しています。
Job Description 【募集背景】 近年、市場および顧客からは、PDFのような静的ドキュメントではなく、構造化されたデータとして再利用可能なドキュメントが強く求められています。特に、AI活用を前提とした業務やサービスにおいては、高い品質と一貫性を備えたドキュメント基盤の整備が不可欠となっています。 当社では現在、技術ドキュメントのデジタル化・データ化を本格的に推進しており、その過程で発生する外注・オフショア作業を、属人的な判断ではなく、明確なプロセスとルールによって管理し、データ品質と整合性を担保する専門ポジションを新たに募集します。 ドキュメントを「作る」だけでなく、将来のAI活用・データ利活用を見据えた基盤づくりに貢献できるポジションです。 【 役割・ミッション】 AIを活用した開発・ドキュメント効率化を目的として、 「どのようなデータ構造・データ投入を行えば、目的のAIアウトプット（差分抽出・理解・コード生成等）が実現できるか」を設計・検討する役割を担っていただきます。 特に以下をミッションとします。 ドキュメントの意味理解に基づく差分抽出 チェッカー用途（ルール違反検出、整合性チェック等）を想定したコード生成・AI設計 スピード・コストを考慮した実用レベルでのAI活用設計 【業務内容】 AI活用を前提としたデータ構造設計（構造化・半構造化・非構造化データ） ドキュメント（仕様書、設計書等）の意味理解・差分抽出ロジックの検討 LLM等を活用したコード生成／自動チェック（チェッカー）の設計方針検討 目的（品質向上、工数削減等）に対する最適なAIアプローチの整理 スピード・コスト・精度のトレードオフを踏まえた技術検討 PoCレベル〜実運用を見据えた技術選定・設計支援 ※就業場所の変更の範囲、従事すべき業務の変更の範囲については、選考時に詳細をお伝えいたします。 【ポジションの魅力】 AI活用を支えるドキュメント基盤構築という、将来性・専門性の高い領域に携われる 「ルール化」「仕組み化」によって品質を作る、上流視点の業務 海外チームとの協業を通じたグローバルな業務経験 単なるチェック業務ではなく、プロセス設計・品質基準の策定に関われる裁量の大きさ Qualifications 【MUST】 MCU開発に関する基礎知識を前提とした仕様理解・確認 AI／データ活用に関する基礎〜実務知識 データ構造設計、前処理、入力データ設計の知見 ドキュメント構造（仕様書・設計書等）を理解し、構造化できる能力 プログラミング経験（言語不問、Python等歓迎） 技術的観点でスピード・コスト・品質を比較検討できる思考力 英語での業務コミュニケーションが可能な方（TOEIC 700点以上）