Job Description 【Background】 Drive technical excellence in the analog design of Power Management ICs by delivering hands-on block- and top-level design solutions from specification through design completion, in close collaboration with block lead designers. 【Core Responsibilities】
We are committed to our core value of “Empathy,” aiming to automate demanding, dirty, and dangerous jobs and create a society where people can engage in more intellectual and creative work. By developing and supporting the
Role highlights: Title: Electrical AIT Engineer Department: Global Manufacturing Organization Reports to: Head of MAITE Japan Location: Tokyo, Japan Type of Contract: Permanent Working model: On-site Employment is subject to applicable security screening (incl. SUPO, where
Mechanical AIT Engineer - Japan Team: Global Manufacturing Organization – AIT Engineering Location: Tokyo, Japan Working model: On-site Employment is subject to applicable security screening (incl. SUPO, where required). Who are we? ICEYE is the global
About the job Mercor connects elite creative and technical talent with leading AI research labs. Headquartered in San Francisco, our investors include Benchmark, General Catalyst, Peter Thiel, Adam DAngelo, Larry Summers, and Jack Dorsey. Position: Atomistic
About the job Mercor connects elite creative and technical talent with leading AI research labs. Headquartered in San Francisco, our investors include Benchmark, General Catalyst, Peter Thiel, Adam DAngelo, Larry Summers, and Jack Dorsey. Position: Atomistic
Job Description Lead the development of CPU Subsystems (CPUSS), a core component of next-generation microcontrollers. Drive the architecture definition, specification development, design, and verification of CPU subsystem components, including CPU cores, caches, memory protection mechanisms, debug
求人内容 マイコンの中核機能を担うCPUサブシステム（CPUSS）の開発を担当いただきます。 CPUコア、キャッシュ、メモリ保護機構、デバッグ機能、割込み制御、バスインタフェースなどのアーキテクチャ設計、仕様策定、開発・検証をリードしていただきます。 性能・面積・消費電力の最適化、RTL設計および検証戦略の立案・推進、機能安全・セキュリティ要件の実装などを担当いただきながら、次世代のCPUSS開発に向けた新規技術の検討・評価、新たな設計メソドロジの評価・採用なども実施していただきます。 国内外の開発拠点や外部パートナーと連携しながら、高性能・高品質なCPUサブシステムの実現を推進していただきます。 資格 ＜必須スキル＞ 何事にも前向きに主体性をもって取り組める。 LSIやIPの開発において、論理設計、機能検証に従事した経験を有する。 マイコンやSOC、CPUアーキテクチャ、CPU周辺回路の基礎知識を有する。 プロジェクトリーダー、サブリーダー、または複数メンバーを取りまとめながら開発を推進した経験。 〈歓迎条件〉 CPUアーキテクチャ、バスプロトコル、CPU周辺回路の基本知識を有する。 論理合成、非機能検証、タイミング検証に従事した経験を有する。 論理設計だけでなくDFT、レイアウトなどのバックエンド設計に関しても一定の理解があり、各設計担当者と会話ができること。 外部パートナー（海外、国内）を活用し開発を行った経験を有する。 機能安全・セキュリティに関する知識を有する。 その他の情報 ルネサスは、「To Make Our Lives Easier（人々の暮らしをより豊かで快適にする）」というPurposeのもと、組込み半導体ソリューションを提供するグローバル企業です。世界30か国以上で活躍する21,000人を超えるエンジニアや課題解決のプロフェッショナルとともに、自動車、産業、インフラ、IoT分野における世界最先端のテクノロジー開発に携わり、より安全で、健康的で、環境にやさしく、スマートな未来の実現に貢献しています。 ルネサスでは、「TAGIE（Transparent、Agile、Global、Innovative、Entrepreneurial）」を企業文化の中核としています。TAGIEは、私たちの働き方や成長のあり方、そしてPurposeの実現に向けた取り組みを支える共通の価値観です。この協調的な精神と挑戦するマインドセットが、半導体技術を通じた産業の変革と、世界中の人々の暮らしへの貢献を可能にしています。 私たちは、競争力のある報酬制度に加え、充実した福利厚生をご用意しています。福利厚生の詳細については、選考プロセスの中でご案内いたします。 私たちとともに未来を創造する挑戦に、ぜひ参加しませんか。皆さまからのご応募をお待ちしております。 ...