About The Opportunity We are building a rigorous, verifiable evaluation suite of Terminal-Bench tasks designed to test the limits of large language models on multilingual software challenges. Our goal is to measure multilingual robustness across prompt
Job Description 【募集背景】 自動車の電動化・知能化により、車載SoCはクルマの価値を決定づける重要な技術領域となっています。 R-Carシリーズは、CPU、高速インタフェース、メモリ、AI／ビデオ、機能安全、セキュリティなど、多数のSoC IPを統合した大規模・高機能な車載SoCとして進化を続けてきました。 当部門では、自社IP開発に加え、外部IPの選定・導入・組み込みを含むSoC IP開発を担っており、DDRメモリサブシステムはSoC全体の性能と品質を支える中核領域です。 開発規模・技術難易度が高まる中、仕様検討、論理設計、検証、性能評価を一貫して進め、周辺チームやIPベンダと連携しながら技術課題を解決できる設計人材の強化が必要となっています。 本募集では、DDRメモリサブシステムの開発実務に携わり、専門性を深めながら、担当領域またはサブシステム全体を見渡して開発を牽引できるエンジニア／リーダーを歓迎します。 【業務内容】 車載SoC（R-Carシリーズ）におけるDDRメモリサブシステムの開発実務を担当 DDRメモリコントローラを中心に、仕様検討、マイクロアーキテクチャ設計、RTL設計、検証、デバッグ、性能評価に携わる メモリ帯域、レイテンシ、QoS、リフレッシュ、低消費電力制御、エラー処理などの要求を踏まえ、SoC全体との整合を意識した設計を行う DDR PHY、インターコネクト、CPU／アクセラレータ、ソフトウェア等の関連チームと連携し、インタフェース仕様の整合および技術課題の解決を推進 経験に応じて、担当領域の設計方針策定、設計レビュー、技術課題の取りまとめを行い、関係者との合意形成をリード 外部IPを導入する場合は、IPベンダとの仕様確認、制約条件の整理、組み込み、技術的な課題対応を担当 日本・インド・ベトナムの設計拠点と英語で連携し、グローバルな開発体制の中で役割を担う ※就業場所の変更の範囲、従事すべき業務の変更の範囲については、選考時に詳細をお伝えいたします。 Qualifications 【MUST】 SoCまたはIP開発におけるデジタル回路設計または検証の実務経験（RTL設計、検証、デバッグ、仕様検討、設計レビュー対応など） メモリコントローラ、メモリ周辺回路、またはデータ転送制御のいずれかに関する設計・検証経験 設計仕様書や技術資料を理解し、要求仕様を回路仕様および検証項目へ落とし込んだ経験 チーム内外の関係者と連携し、技術的な議論を通じて課題対応を行った経験 担当領域において、設計方針や技術課題を整理し、関係者と合意形成を行った経験 英語による技術資料の読み書き、またはグローバルチームとの業務コミュニケーションに抵抗がないこと 【WANT】 DDR／LPDDRメモリコントローラの設計・検証経験 AXI等のオンチップバス、QoS制御、キャッシュコヒーレンシ、DMA、またはメモリ性能解析に関する知識・経験 UVM等を用いた検証環境の構築、フォーマル検証、性能モデルを用いた評価の経験 サブシステムまたはIP単位での技術的な取りまとめ・リード経験 外部IPの組み込み、制約条件整理、IPベンダとの技術的な課題対応の経験 電源分離設計および物理設計（P&R）に関する知識 車載SoC、または機能安全・品質・信頼性要求の高い製品開発経験 JEDECのDDR／LPDDR規格に関する知識、または規格を参照した仕様検討・設計・検証の経験 Additional
Job Description 【募集背景】 自動車の電動化・知能化により、車載SoCはクルマの価値を決定づける重要な技術領域となっています。 R-Carシリーズは、CPU、高速インタフェース、メモリ、AI／ビデオ、機能安全、セキュリティなど、多数のSoC IPを統合した大規模・高機能な車載SoCとして進化を続けてきました。 当部門では、自社IP開発に加え、外部IPの選定・導入・組み込みを含むSoC IP開発を担っており、SoCバス／インターコネクトはSoC全体の性能と品質を支える中核領域です。 開発規模・技術難易度が高まる中、仕様検討、論理設計、検証、性能評価を一貫して進め、周辺チームやIPベンダと連携しながら技術課題を解決できる設計人材の強化が必要となっています。 本募集では、SoCバス／インターコネクトの開発実務に携わり、専門性を深めながら、担当領域またはサブシステム全体を見渡して開発を牽引できるエンジニア／リーダーを歓迎します。 【業務内容】 車載SoC（R-Carシリーズ）におけるSoCバス／インターコネクトの開発実務を担当 AXI等のオンチップバスおよびNoCを対象に、仕様検討、アーキテクチャ検討、RTL設計、検証、デバッグ、性能評価に携わる CPU、メモリ、AI／画像処理、高速インタフェース、周辺IP等の接続要件を整理し、帯域、レイテンシ、QoS、デッドロック回避、エラー処理などを考慮した設計を行う トラフィックモデルや性能評価結果を用いてボトルネックを分析し、SoC全体の性能目標に向けた設計改善を推進 経験に応じて、担当領域の設計方針策定、設計レビュー、技術課題の取りまとめを行い、関係者との合意形成をリード 外部インターコネクトIPを導入する場合は、IPベンダとの仕様確認、構成検討、制約条件整理、組み込み、技術的な課題対応を担当 日本・インド・ベトナムの設計拠点と英語で連携し、グローバルな開発体制の中で役割を担う ※就業場所の変更の範囲、従事すべき業務の変更の範囲については、選考時に詳細をお伝えいたします。 Qualifications 【MUST】 SoCまたはIP開発におけるデジタル回路設計または検証の実務経験（RTL設計、検証、デバッグ、仕様検討、設計レビュー対応など） バス、インターコネクト、NoC、またはデータ転送回路のいずれかに関する設計・検証経験 設計仕様書や技術資料を理解し、要求仕様を回路仕様および検証項目へ落とし込んだ経験 チーム内外の関係者と連携し、技術的な議論を通じて課題対応を行った経験 担当領域において、設計方針や技術課題を整理し、関係者と合意形成を行った経験 英語による技術資料の読み書き、またはグローバルチームとの業務コミュニケーションに抵抗がないこと 【WANT】 AMBA AXI／ACE／CHI等のプロトコル、またはNoCアーキテクチャに関する知識・経験 QoS、帯域制御、アドレスマップ、セキュリティ／アクセス制御、エラー処理、性能カウンタ等の設計・検証経験 トラフィック解析、性能モデル、シミュレーション等を用いた性能評価・ボトルネック分析の経験 キャッシュコヒーレンシ、メモリサブシステム、CPUサブシステム、DMA等に関する知識・経験 サブシステムまたはIP単位での技術的な取りまとめ・リード経験 外部IPの組み込み、制約条件整理、IPベンダとの技術的な課題対応の経験 電源分離設計および物理設計（P&R）に関する知識 車載SoC、または機能安全・品質・信頼性要求の高い製品開発経験 Additional
We are looking for an experienced Bilingual Semiconductor Technical Lead to support advanced SoC implementation projects in Japan. This is a customer-facing technical leadership role where you will work closely with clients while coordinating global engineering
ASIC Design Engineer | Job DetailsAre you looking for an innovative and consolidated place for your professional development? GMV is an experienced technology group and…We are expanding our teams in the GNSS-User Segment Navigation unit to