Job Description Position Overview The GaN Layout Tape-Out Support Engineer is responsible for end-to-end tape-out execution for Gallium Nitride (GaN) technologies. This role supports multiple concurrent tape-out flows, ensuring accurate, high-quality mask data delivery while enabling effective
Job Description Systems (80% - 90%): - Leverage strong technical knowledge of our existing high-side switches portfolio, deep understanding of the technologies, standards and protocols within an industry or end equipment, and an ability to engage with
Job Description 【Background of the Recruitment】 The Power Product group at Renesas is a core part of the company’s vision to deliver safe, smart, and sustainable solutions for automotive, industrial, infrastructure, and IoT markets. Renesas aims
Job Description Systems (80% - 90% is the range of the job responsibility): - Leverage strong technical knowledge of our existing high-side switches portfolio, deep understanding of the technologies, standards and protocols within an industry or end
Job Description As an AI Compiler Engineer on the Renesas HPC team, you will be responsible for driving compiler and code generation technologies that unlock the full compute potential of Renesas next-generation automotive System-on-Chip platforms, including
Job Description 自動運転の進化を実現するためには、自動車に搭載されるコンピューティング性能の飛躍的な向上が求められており、その中核を担う車載SoCの高性能化は、最も重要な要素の一つと位置づけられています。 こうしたニーズを背景に、R-Carシリーズには、高密度な演算性能に加え、高性能カメラや高速インターフェースなどの多様なIPを統合することが求められています。これを実現するため、従来の単体デバイスのさらなる高性能化に加え、ChipletやSiPといった先端パッケージ技術を活用したアプローチを推進しています。 これらの開発においては、SoCダイ、パッケージ、さらにはシステムボードまでを含めた統合的な設計が不可欠となります。 そこで当部門では、パッケージ設計技術の強化を目的として、パッケージおよび関連技術の開発をリードする人材を募集しています。半導体アーキテクチャ設計からレイアウト設計、ボード設計までを関係部門と連携しながら、先端パッケージの設計・開発を担っていただきます。 【開発対象】 ・FCBGAパッケージ ・先端パッケージ、2.5Dパッケージなど ・SOC搭載ボード ・半導体レイアウトのバンプ周辺部 【職務内容】 ・FCBGAパッケージ設計 ・要素技術開発 ・FCBGAパッケージ搭載ボード設計 ・SI/PIシミュレーション ・構造シミュレーション ・チップレットを用いたデバイス・システムモジュールのアーキテクチャ設計および概要設計 ・インタフェース／電源要件を満たすインターポーザ設計のリーディング ・設計担当エンジニアとの技術的調整および設計レビュー Qualifications ・半導体パッケージ若しくはボード基板設計経験 ・通信インターフェース若しくはDRAMインターフェース回路設計経験 ・SI/PI検証経験 ・英語による技術的な打ち合わせや仕様確認に抵抗がないこと ・チップレット設計経験 ・パッケージ構造設計・検証経験 ・ボードレベルの回路設計経験 ・電源設計経験 To enable the continued evolution of automated
Job Description Role Summary We are seeking Principal Engineer to serve as a global technical authority who drives design excellence, technical execution, and engineering capability across complex integrated circuit development. This role spans the full lifecycle
Job Description As an AI Compiler Engineer on the Renesas HPC team, you will be responsible for driving compiler and code generation technologies that unlock the full compute potential of Renesas next-generation automotive System-on-Chip platforms, including
Job Description 【Background】 This team support SPS FET design for PCP. In the last year, two out of the four device engineers who no longer with the company. We are aslo supporting the new MV FET
Job Description Position Overview The GaN Layout Tape-Out Support Engineer is responsible for end-to-end tape-out execution for Gallium Nitride (GaN) technologies. This role supports multiple concurrent tape-out flows, ensuring accurate, high-quality mask data delivery while enabling effective
Job Description 【募集背景】 自動車の電動化・知能化が急速に進む中、車載SoCはクルマの価値を左右する中核技術となっています。 R-Carシリーズは、CPU、高速インタフェース、メモリ、AI／ビデオ、機能安全、セキュリティなど、多数のSoC IPを高度に統合した、大規模かつ高機能な車載SoCとして進化を続けてきました。 当部門では、こうした次世代車載SoCの開発を継続的に推進するため、自社IP開発に加え、導入IPの選定・組み込みを含めたSoC IP開発体制の強化を進めています。 特に、高速インタフェースサブシステムをはじめとする中核領域では、開発規模や技術難易度の高まりを背景に、技術判断と組織運営の両面を担える人材の重要性が一層高まっています。 本募集は、高速インタフェースサブシステム開発を軸に、技術と組織の両面から開発をリードし、将来に向けた開発体制の強化に貢献いただける人材を迎えることを目的としています。 【業務内容】 車載SoC（R-Carシリーズ）における 高速インタフェースサブシステム全体の設計・開発を統括する課長級マネージャー として、組織運営および技術判断の両面に責任を持ち、開発をリード PCIe, UCIe, USB, UFSを含む高速インタフェースサブシステムについて、仕様方針・アーキテクチャ方針を策定し、設計レビューや技術判断を通じて品質を担保 性能・消費電力・品質・スケジュール・リソースの制約を踏まえ、サブシステムとしての優先度判断および最終的な意思決定を実施 SoCアーキテクト、他サブシステム責任者、プロジェクトマネジメントと連携し、部門横断での調整を行いながらSoC全体最適を推進 設計・検証フェーズにおいて発生する 重要な技術的・組織的課題に対し、責任者として課題解決を主導 導入IPに関して、IPベンダとの技術的な折衝・仕様調整・課題対応を統 日本・インド・ベトナムの設計拠点からなる グローバル開発チームをマネジメントし、役割設計・人材育成・体制強化を推進 ※就業場所の変更の範囲、従事すべき業務の変更の範囲については、選考時に詳細をお伝えいたします。Qualifications 【MUST】 サブシステムまたはIPレベルでの 技術的なリード経験 （設計レビュー主導、技術判断、設計方針策定など） 複数のエンジニアや関係チームと連携し、技術と開発をまとめた経験 英語による 技術的な議論・調整、またはグローバルチームとの業務に抵抗がないこと 日本語：ビジネスレベル 【WANT】 課長（Section
Job Description 【募集背景】 自動車の電動化・知能化が進む中、車載SoCはクルマの性能・機能を支える中核技術として位置づけられています。 R-Carシリーズは、CPU、高速インタフェース、メモリ、AI／ビデオ、機能安全、セキュリティなど、多数のSoC IPを高度に統合した大規模SoCとして発展を続けてきました。 この中でも、高速SerDesインタフェース（PCIe、CSI、DP、UCIe 等）は、SoC全体の性能や信頼性に直結する重要な要素であり、実機評価や信号品質の確認を通じた品質確保がますます重要になっています。 設計の高度化・高速化に伴い、評価段階においても、評価方針の整理や結果の技術的な判断を担える人材の必要性が高まっています。 当部門では、評価の実務に精通し、設計チームやIPベンダと連携しながら高速SerDesインタフェース評価を技術的にリードできる人材を求めています。 評価領域を軸に開発全体に関与し、SoC品質の底上げに貢献いただけることを期待しています。 【業務内容】 車載SoC（R-Carシリーズ）における 高速SerDesインタフェース評価を技術面でリード -対象例：PCIe、CSI、DP、UCIe、SerDes PHY、その他高速I/F 実機評価、信号品質評価、ストレス試験、規格適合性確認などを通じて、高速インタフェースの品質・信頼性確保を主導 評価仕様・評価方針の整理、評価項目の設計、評価結果の取りまとめを担当 不具合発生時には、設計チーム、SoCチーム、IPベンダと連携し、原因切り分けおよび対策検討を推進 国内外（日本・インド・ベトナム）の評価・設計メンバーを技術面でリードし、評価の進め方や判断基準の整理を通じてチーム全体の品質向上に貢献 ※就業場所の変更の範囲、従事すべき業務の変更の範囲については、選考時に詳細をお伝えいたします。Qualifications 【MUST】 高速インタフェース（SerDes、PCIe、UCIe 等）に関する評価または検証の実務経験 実機評価、信号品質評価、ストレス試験などを通じた不具合解析、原因切り分け、対策検討の経験 評価結果を整理し、設計チームや関係者と技術的な議論・調整を行った経験 アナログ回路やアナログ特性に関する知識・評価経験（PLL、PHY、ジッタ、ノイズ、SI/PI など） インド・ベトナムの設計拠点およびIPベンダと、英語で技術的な連携・調整ができること 【WANT】 PCIe、CSI,、DP、UCIe、SerDes PHY など、特定の高速I/Fにおける評価リードまたはサブリード経験 オシロスコープ、BERT、TDR 等を用いた高速信号測定・解析の経験 外部IPベンダとの技術的な問い合わせ、課題調整、評価結果共有の経験
Job Description Position Overview The GaN Tape-Out Support Engineer is responsible for end-to-end tape-out execution for Gallium Nitride (GaN) technologies. This role supports multiple concurrent tape-out flows, ensuring accurate, high-quality mask data delivery while enabling effective collaboration
求人内容 ■ ポジション概要 当社は、世界最先端の半導体設計および製造を支えるグローバルITインフラの強化を進めています。本ポジションでは、Compute & Storage領域におけるグローバル組織をリードし、戦略策定から大規模なトランスフォーメーションの推進、さらには日々の安定したサービス提供までを一貫してご担当いただきます。 EDA（Electronic Design Automation）およびHPC（High Performance Computing）インフラをはじめ、仮想基盤、エンタープライズシステム、製造系システムといったミッションクリティカルな領域を横断的に担いながら、グローバルにおける標準化と各地域のビジネスニーズの最適なバランスを実現していただきます。日本を拠点としつつ、グローバル戦略とローカルでの実行をつなぐ中核的な役割を担っていただくポジションです。 ■ 主な業務内容 EDA/HPCインフラ、仮想基盤、エンタープライズプラットフォーム、製造系環境を含むCompute & Storage領域全体の戦略策定・実行・ガバナンスの統括 グローバル標準を維持しながら、地域およびローカルビジネス要件に対応可能な運用モデル（Operating Model）の構築 アーキテクチャ設計、サービス運用、ライフサイクル管理、継続的改善の推進 EDA/HPCインフラ領域の変革および高度化のリードと、ビジネスおよびグローバル戦略との整合性確保 各サービス領域を担当するシニアリーダーの育成・指導、および高いパフォーマンスを実現する組織づくり ITインフラ、情報システム、エンジニアリング部門などのステークホルダーと連携し、投資・優先順位・成果のアラインメントを推進 資格 必須要件 Compute、Storage、データセンター等の領域におけるITインフラの豊富なリーダーシップ経験 Directorクラスまたは同等のシニアポジションにおいて、戦略立案および実行をリードしてきた実績 エンジニアリング組織およびクロスファンクショナルチームとの協働経験 グローバル・リージョナル・ローカルにまたがるステークホルダーマネジメントスキル 日本語・英語ともにビジネスレベル以上 歓迎要件 EDA（Electronic Design Automation）またはHPC（High Performance Computing）環境の運用・管理経験 Compute &
Job Description 【Background of the Recruitment】 The Power Product group at Renesas is a core part of the company’s vision to deliver safe, smart, and sustainable solutions for automotive, industrial, infrastructure, and IoT markets. Renesas aims
Job Description We are seeking a highly motivated GaN Technology Development Engineer to lead development of next-generation GaN power devices. This role focuses on unit process development, process integration, and wafer-level electrical characterization, driving technology from
Job Description SW&D (Software & Digitalization) is the Renesas organization responsible for software,tools, and digital technologies that enhance the usability and value of Renesas semiconductor products. This role reports to and partners closely with the Global
Job Description Looking for an experienced engineer which Roles and Responsibilities: (1) System / design architecture, Development of middleware frameworks, and understand about device drivers for ADAS/AD, Gateway, Cockpit/IVI that bring out the potential of Renesas
Job Description 【Reason for Hiring】 High performance SoC are key parts to realize automobiles electric and high performance which are so called CASE (Connected, Automated, Shared, Electric). SoC are becoming more larger and complex to meet the demand