リファイン すべてリセット
ソート
所在地
雇用主/採用担当者
掲載日
所在地
職種
雇用主/採用担当者
経験
すべてのフィルタ

Systemverilogの求人 - 9 Job Positions Available

上位都市:
9 / 1 - 5 求人
Tenstorrent 求人

Tenstorrent is leading the industry on cutting-edge AI technology, revolutionizing performance expectations, ease of use, and cost efficiency. With AI redefining the computing paradigm, solutions must evolve to unify innovations in software models, compilers, platforms, networking,

Tenstorrent  5日前
Renesas Electronics 求人

Job Description 本ポジションでは現在複数名の採用を予定しております。同一内容の求人が複数掲載されている場合がございますが、ご応募は1件のみで問題ございません。ご応募内容は採用チームにて一括で確認させていただきます。 【募集背景】 ルネサスは、産業機器およびフィジカルAI向けSoC製品の開発をグローバルに推進しています。近年は、ロボティクス、マシンビジョン、自律制御システムなどの分野で高度な画像認識やAI処理性能への要求が高まっており、先端プロセスを用いた大規模SoC開発が加速しています。 これらの製品開発において、高い品質と信頼性を確保するためには、開発初期段階からの検証活動が重要となります。そのため、IPレベルからサブシステム、SoCレベルまでの機能検証を担当し、検証戦略の立案、検証環境構築、Coverage Closureを推進できるDesign Verification Engineerを募集します。グローバル開発チームと連携しながら、次世代フィジカルAI向けSoC開発を支える魅力的なポジションです。 【職務内容】 ・産業機器およびフィジカルAI向けSoC製品の機能検証 ・Arm® CPUサブシステムおよびAMBA Busアーキテクチャを含むサブシステムの検証 ・Camera Interface(MIPI CSI-2等)を含む画像入力システムの検証 ・Graphics、Vision AI、およびAIアクセラレータを活用した画像処理サブシステムの検証 ・Verification Plan作成、検証項目定義、および検証環境構築 ・Functional Coverage、Code Coverageを活用したCoverage Closure推進 ・RTL設計チーム、物理設計チーム、ソフトウェアチームとの協業 Qualifications 【必須要件】 ・SystemVerilogおよびUVM(又はSpecman)を用いた機能検証経験 ・デジタル回路、SoC、またはIPの機能検証経験 ・シミュレーションベースのデバッグおよび不具合解析経験 ・Verification Planの策定および検証シナリオ作成経験 ・グローバルな開発チームと英語で円滑にコミュニケーションし、関係部門と協業しながら開発を推進できる能力 ・SystemVerilog/UVMを用いたデジタル機能検証の実務経験3年以上 【歓迎要件】 ・Cadence JasperGold、Synopsys

Renesas Electronics  2日前
Renesas Electronics 求人

Job Description 【募集背景】 ルネサスは、産業機器およびフィジカルAI向けSoC製品の開発をグローバルに推進しています。近年は、ロボティクス、マシンビジョン、自律制御システムなどの分野で高度な画像認識やAI処理性能への要求が高まっており、先端プロセスを用いた大規模SoC開発が加速しています。 今後の製品開発を確実に推進するため、RTL設計、IP統合、サブシステム/SoC統合、および設計品質向上を担うフロントエンド設計エンジニアを募集します。グローバル開発チームと連携しながら、次世代フィジカルAI向けSoC開発を推進できる魅力的なポジションです。 【職務内容】 ・産業機器およびフィジカルAI向けSoC製品のデジタル回路設計 ・Arm® CPUサブシステムおよびAMBA Busアーキテクチャを活用したサブシステム設計・統合 ・Camera Interface(MIPI CSI-2等)を含む画像入力システムの開発 ・Graphics、Vision AI、およびAIアクセラレータを活用した画像処理サブシステムの開発 ・RTL設計、設計レビュー、および設計品質改善 ・検証チーム、物理設計チーム、ソフトウェアチームとの協業 Qualifications 【必須要件】 ・Verilog HDLまたはSystemVerilogを用いたRTL設計経験 ・デジタル回路設計の知識 ・SoC、ASIC、またはIP開発経験 ・RTL設計、論理シミュレーション、およびデバッグ経験 ・設計仕様書の作成およびレビュー経験 ・関係部門と協業しながら開発を推進できるコミュニケーション能力 【歓迎要件】 ・Arm® CPUサブシステムの開発または統合経験 ・AMBA AXI/AHB/APB等のBusアーキテクチャに関する知識・開発経験 ・Camera Interface(MIPI CSI-2等)の開発経験 ・Graphics IP、GPU、Vision AI、画像認識アクセラレータ等の開発経験

Renesas Electronics  2日前
GMV 求人

ASIC Design Engineer | Job DetailsAre you looking for an innovative and consolidated place for your professional development? GMV is an experienced technology group and.We are expanding our teams in the GNSS-User Segment Navigation unit to

GMV  3日前
GMV 求人

Senior Hardware Design Engineer (FPGA) | Job DetailsIf you think your perfect workmate would be R2D2. Your place is here! We are expanding our teams in the space sector. Well get to the point; well tell

GMV  5日前

新しい機会を逃さないで!

確認メールの送信先

メールを確認し、リンクをクリックして求人情報の受信を開始します。

最新の求人情報を受け取ることができます。

systemverilog

確認メールの送信先

メールを確認し、リンクをクリックして求人情報の受信を開始します。

すべてのフィルタ 申請する
ソート
所在地
雇用主/採用担当者