Job Description 【募集背景】 車載SoCの高機能化・大規模化が進む中、設計品質は製品競争力を左右する重要な要素となっています。 R‑Carシリーズでは、CPU、高速インタフェース、メモリ、AI／ビデオ、機能安全など、多様なIPを高度に統合した開発が進んでおり、設計の完成度を組織として安定的に高めていくことが、これまで以上に求められています。 こうした環境の中で、設計チーム全体で共通の品質観点を持ち、開発の早い段階から継続的に品質を高めていくことが重要になっています。 そのため、設計に近い立場で設計内容や開発プロセスを品質の視点から整理・補完し、開発全体を品質面でリードする役割の重要性が高まっています。 そこで当部門では、特定のIPや機能に閉じない立場で、設計チームと協働しながら設計品質の底上げを担う品質系リーダーを募集します。 設計現場に寄り添いながら、SoC全体の品質向上に貢献していただくことを期待しています。 【業務内容】 車載 SoC（R‑Car シリーズ）設計チームにおいて、設計品質を横断的に整理・補完する品質リーダーとしての役割 特定の IP や機能に限定せず、SoC 全体を俯瞰した視点で、設計内容および開発プロセスを品質・リスクの観点から整理・検討 設計レビューや技術ディスカッションに関与し、品質・リスクの観点から論点整理や気づきの共有を行い、設計判断を支援 不具合や開発上の課題に対し、原因や背景の整理および再発防止の考え方の検討を通じて、開発を前に進める役割 国内外の設計拠点や関係者と連携し、英語による技術的な打ち合わせや仕様確認を含め、グローバルに開発を推進 ※就業場所の変更の範囲、従事すべき業務の変更の範囲については、選考時に詳細をお伝えいたします。 Qualifications 【MUST】 SoC または半導体設計開発において、設計内容や開発プロセスを俯瞰し、品質・リスクの観点での検討に携わってきた経験 設計レビューや技術ディスカッションを通じて、品質やリスクに関する指摘・意見を行う役割を担ってきた経験 不具合や開発上の課題に対し、原因や背景の整理および再発防止の検討に継続的に関与してきた経験 設計チームの一員として、品質の視点を加えながら開発を推進する役割を果たしてきた経験 英語による技術的な打ち合わせや仕様確認に抵抗がないこと 【WANT】 半導体設計開発において、設計品質・不具合分析・再発防止検討などに関わった経験 原因分析や再発防止検討に関する分析手法を用いた検討やレビューに関与した経験 SoC、IP、またはサブシステム開発における設計レビュー・品質レビューへの参画経験 機能安全（FuSa）、信頼性、品質保証部門などと連携した横断的な品質活動の経験 設計品質に関するガイドライン、チェックリスト、標準化資料の整備・改善に関わった経験 日本語：コミュニケーションレベル
Additional Information ルネサスは、「To Make Our Lives Easier（人々の暮らしをより豊かで快適にする）」というPurposeのもと、組込み半導体ソリューションを提供するグローバル企業です。世界30か国以上で活躍する21,000人を超えるエンジニアや課題解決のプロフェッショナルとともに、自動車、産業、インフラ、IoT分野における世界最先端のテクノロジー開発に携わり、より安全で、健康的で、環境にやさしく、スマートな未来の実現に貢献しています。 ルネサスでは、「TAGIE（Transparent、Agile、Global、Innovative、Entrepreneurial）」を企業文化の中核としています。TAGIEは、私たちの働き方や成長のあり方、そしてPurposeの実現に向けた取り組みを支える共通の価値観です。この協調的な精神と挑戦するマインドセットが、半導体技術を通じた産業の変革と、世界中の人々の暮らしへの貢献を可能にしています。 私たちは、競争力のある報酬制度に加え、充実した福利厚生をご用意しています。福利厚生の詳細については、選考プロセスの中でご案内いたします。 私たちとともに未来を創造する挑戦に、ぜひ参加しませんか。皆さまからのご応募をお待ちしております。...
Job Description 【募集背景】 自動車の電動化・知能化により、車載SoCはクルマの価値を決定づける重要な技術領域となっています。 R-Carシリーズは、CPU、高速インタフェース、メモリ、AI／ビデオ、機能安全、セキュリティなど、多数のSoC IPを統合した大規模・高機能な車載SoCとして進化を続けてきました。 当部門では、自社IP開発に加え、外部IPの選定・導入・組み込みを含むSoC IP開発を担っており、DDRメモリサブシステムはSoC全体の性能と品質を支える中核領域です。 開発規模・技術難易度が高まる中、仕様検討、論理設計、検証、性能評価を一貫して進め、周辺チームやIPベンダと連携しながら技術課題を解決できる設計人材の強化が必要となっています。 本募集では、DDRメモリサブシステムの開発実務に携わり、専門性を深めながら、担当領域またはサブシステム全体を見渡して開発を牽引できるエンジニア／リーダーを歓迎します。 【業務内容】 車載SoC（R-Carシリーズ）におけるDDRメモリサブシステムの開発実務を担当 DDRメモリコントローラを中心に、仕様検討、マイクロアーキテクチャ設計、RTL設計、検証、デバッグ、性能評価に携わる メモリ帯域、レイテンシ、QoS、リフレッシュ、低消費電力制御、エラー処理などの要求を踏まえ、SoC全体との整合を意識した設計を行う DDR PHY、インターコネクト、CPU／アクセラレータ、ソフトウェア等の関連チームと連携し、インタフェース仕様の整合および技術課題の解決を推進 経験に応じて、担当領域の設計方針策定、設計レビュー、技術課題の取りまとめを行い、関係者との合意形成をリード 外部IPを導入する場合は、IPベンダとの仕様確認、制約条件の整理、組み込み、技術的な課題対応を担当 日本・インド・ベトナムの設計拠点と英語で連携し、グローバルな開発体制の中で役割を担う ※就業場所の変更の範囲、従事すべき業務の変更の範囲については、選考時に詳細をお伝えいたします。 Qualifications 【MUST】 SoCまたはIP開発におけるデジタル回路設計または検証の実務経験（RTL設計、検証、デバッグ、仕様検討、設計レビュー対応など） メモリコントローラ、メモリ周辺回路、またはデータ転送制御のいずれかに関する設計・検証経験 設計仕様書や技術資料を理解し、要求仕様を回路仕様および検証項目へ落とし込んだ経験 チーム内外の関係者と連携し、技術的な議論を通じて課題対応を行った経験 担当領域において、設計方針や技術課題を整理し、関係者と合意形成を行った経験 英語による技術資料の読み書き、またはグローバルチームとの業務コミュニケーションに抵抗がないこと 【WANT】 DDR／LPDDRメモリコントローラの設計・検証経験 AXI等のオンチップバス、QoS制御、キャッシュコヒーレンシ、DMA、またはメモリ性能解析に関する知識・経験 UVM等を用いた検証環境の構築、フォーマル検証、性能モデルを用いた評価の経験 サブシステムまたはIP単位での技術的な取りまとめ・リード経験 外部IPの組み込み、制約条件整理、IPベンダとの技術的な課題対応の経験 電源分離設計および物理設計（P&R）に関する知識 車載SoC、または機能安全・品質・信頼性要求の高い製品開発経験
求人内容 【募集背景】 EP（Embedded Processing Product Group）は、スマート家電、エネルギー計測、ビルオートメーション、車載エンドポイント機器向けに、RL78、RX、RA、RZといった幅広い製品ポートフォリオを展開し、安定した収益と高い収益性を実現しています。 2026年以降の年平均成長率（CAGR）8～12%という中長期的な成長目標を達成するため、産業用ロボット、ビルセキュリティ、ヒューマノイドロボット等のIoTアプリケーション、AIデータセンター・インフラといった主要な成長市場において、製品開発を加速させています。 この成長を支える上で、バックエンド設計能力の強化は不可欠です。そこで、バックエンド開発を主導し、品質・性能・コスト競争力の向上を推進する、経験豊富なタイミング設計エンジニアおよびテスト設計エンジニアを募集します。日本、中国、ドイツ、ベトナム、インドにまたがるグローバルチームの一員として、最先端のEDAやAIを活用した設計技術を駆使し、次世代半導体製品の開発に貢献していただきます。 【職務内容】 民生/産業、IoT分野向けMCU/MPUのタイミング設計またはテスト設計業務 ・タイミング設計(STA)業務（Tempus／PrimeTime） ・テスト設計（DFT)業務（Tessent/Modus） 資格 【MUST】 ・タイミング設計、テスト設計業務いずれかの知識、経験 【WANT】 ・LSIのタイミング設計、テスト設計いずれかのEDAツール使用経験 （Cadence、Synopsys､Siemensなど) その他の情報 ルネサスは、「To Make Our Lives Easier（人々の暮らしをより豊かで快適にする）」というPurposeのもと、組込み半導体ソリューションを提供するグローバル企業です。世界30か国以上で活躍する21,000人を超えるエンジニアや課題解決のプロフェッショナルとともに、自動車、産業、インフラ、IoT分野における世界最先端のテクノロジー開発に携わり、より安全で、健康的で、環境にやさしく、スマートな未来の実現に貢献しています。 ルネサスでは、「TAGIE（Transparent、Agile、Global、Innovative、Entrepreneurial）」を企業文化の中核としています。TAGIEは、私たちの働き方や成長のあり方、そしてPurposeの実現に向けた取り組みを支える共通の価値観です。この協調的な精神と挑戦するマインドセットが、半導体技術を通じた産業の変革と、世界中の人々の暮らしへの貢献を可能にしています。 私たちは、競争力のある報酬制度に加え、充実した福利厚生をご用意しています。福利厚生の詳細については、選考プロセスの中でご案内いたします。 私たちとともに未来を創造する挑戦に、ぜひ参加しませんか。皆さまからのご応募をお待ちしております。...
求人内容 【募集背景】 EP（Embedded Processing Product Group）は、スマート家電、エネルギー計測、ビルオートメーション、車載エンドポイント機器向けに、RL78、RX、RA、RZといった幅広い製品ポートフォリオを展開し、安定した収益と高い収益性を実現しています。 2026年以降の年平均成長率（CAGR）8～12%という中長期的な成長目標を達成するため、産業用ロボット、ビルセキュリティ、ヒューマノイドロボット等のIoTアプリケーション、AIデータセンター・インフラといった主要な成長市場において、製品開発を加速させています。 この成長を支える上で、バックエンド設計能力の強化は不可欠です。そこで、バックエンド開発を主導し、品質・性能・コスト競争力の向上を推進する、経験豊富なフィジカル設計エンジニアを募集します。日本、中国、ドイツ、ベトナム、インドにまたがるグローバルチームの一員として、最先端のEDAやAIを活用した設計技術を駆使し、次世代半導体製品の開発に貢献していただきます。 【職務内容】 民生/産業、IoT分野向けMCU/MPUのレイアウト設計・検証 ・レイアウト設計(PnR)業務（ICC2 / FusionCompiler-BE / Innovus） フロアプラン、階層設計、電源設計、アナログ配線も含む ・レイアウト検証（PV)業務（Calibre / Pegasus / Voltus） 資格 【MUST】 レイアウト設計・検証業務の知識、経験 【WANT】 LSIのレイアウト設計・検証のEDAツール使用経験 （Cadence、Synopsys､Siemensなど) その他の情報 ルネサスは、「To Make Our Lives Easier（人々の暮らしをより豊かで快適にする）」というPurposeのもと、組込み半導体ソリューションを提供するグローバル企業です。世界30か国以上で活躍する21,000人を超えるエンジニアや課題解決のプロフェッショナルとともに、自動車、産業、インフラ、IoT分野における世界最先端のテクノロジー開発に携わり、より安全で、健康的で、環境にやさしく、スマートな未来の実現に貢献しています。 ルネサスでは、「TAGIE（Transparent、Agile、Global、Innovative、Entrepreneurial）」を企業文化の中核としています。TAGIEは、私たちの働き方や成長のあり方、そしてPurposeの実現に向けた取り組みを支える共通の価値観です。この協調的な精神と挑戦するマインドセットが、半導体技術を通じた産業の変革と、世界中の人々の暮らしへの貢献を可能にしています。 私たちは、競争力のある報酬制度に加え、充実した福利厚生をご用意しています。福利厚生の詳細については、選考プロセスの中でご案内いたします。 私たちとともに未来を創造する挑戦に、ぜひ参加しませんか。皆さまからのご応募をお待ちしております。...
Job Description 【募集背景】 自動車の電動化・知能化により、車載SoCはクルマの価値を決定づける重要な技術領域となっています。 R-Carシリーズは、CPU、高速インタフェース、メモリ、AI／ビデオ、機能安全、セキュリティなど、多数のSoC IPを統合した大規模・高機能な車載SoCとして進化を続けてきました。 当部門では、自社IP開発に加え、外部IPの選定・導入・組み込みを含むSoC IP開発を担っており、SoCバス／インターコネクトはSoC全体の性能と品質を支える中核領域です。 開発規模・技術難易度が高まる中、仕様検討、論理設計、検証、性能評価を一貫して進め、周辺チームやIPベンダと連携しながら技術課題を解決できる設計人材の強化が必要となっています。 本募集では、SoCバス／インターコネクトの開発実務に携わり、専門性を深めながら、担当領域またはサブシステム全体を見渡して開発を牽引できるエンジニア／リーダーを歓迎します。 【業務内容】 車載SoC（R-Carシリーズ）におけるSoCバス／インターコネクトの開発実務を担当 AXI等のオンチップバスおよびNoCを対象に、仕様検討、アーキテクチャ検討、RTL設計、検証、デバッグ、性能評価に携わる CPU、メモリ、AI／画像処理、高速インタフェース、周辺IP等の接続要件を整理し、帯域、レイテンシ、QoS、デッドロック回避、エラー処理などを考慮した設計を行う トラフィックモデルや性能評価結果を用いてボトルネックを分析し、SoC全体の性能目標に向けた設計改善を推進 経験に応じて、担当領域の設計方針策定、設計レビュー、技術課題の取りまとめを行い、関係者との合意形成をリード 外部インターコネクトIPを導入する場合は、IPベンダとの仕様確認、構成検討、制約条件整理、組み込み、技術的な課題対応を担当 日本・インド・ベトナムの設計拠点と英語で連携し、グローバルな開発体制の中で役割を担う ※就業場所の変更の範囲、従事すべき業務の変更の範囲については、選考時に詳細をお伝えいたします。 Qualifications 【MUST】 SoCまたはIP開発におけるデジタル回路設計または検証の実務経験（RTL設計、検証、デバッグ、仕様検討、設計レビュー対応など） バス、インターコネクト、NoC、またはデータ転送回路のいずれかに関する設計・検証経験 設計仕様書や技術資料を理解し、要求仕様を回路仕様および検証項目へ落とし込んだ経験 チーム内外の関係者と連携し、技術的な議論を通じて課題対応を行った経験 担当領域において、設計方針や技術課題を整理し、関係者と合意形成を行った経験 英語による技術資料の読み書き、またはグローバルチームとの業務コミュニケーションに抵抗がないこと 【WANT】 AMBA AXI／ACE／CHI等のプロトコル、またはNoCアーキテクチャに関する知識・経験 QoS、帯域制御、アドレスマップ、セキュリティ／アクセス制御、エラー処理、性能カウンタ等の設計・検証経験 トラフィック解析、性能モデル、シミュレーション等を用いた性能評価・ボトルネック分析の経験 キャッシュコヒーレンシ、メモリサブシステム、CPUサブシステム、DMA等に関する知識・経験 サブシステムまたはIP単位での技術的な取りまとめ・リード経験 外部IPの組み込み、制約条件整理、IPベンダとの技術的な課題対応の経験 電源分離設計および物理設計（P&R）に関する知識
求人内容 【募集背景】 EP（Embedded Processing Product Group）は、スマート家電、エネルギー計測、ビルオートメーション、車載エンドポイント機器向けに、RL78、RX、RA、RZといった幅広い製品ポートフォリオを展開し、安定した収益と高い収益性を実現しています。 2026年以降の年平均成長率（CAGR）8～12%という中長期的な成長目標を達成するため、産業用ロボット、ビルセキュリティ、ヒューマノイドロボット等のIoTアプリケーション、AIデータセンター・インフラといった主要な成長市場において、製品開発を加速させています。 この成長を支える上で、バックエンド設計能力の強化は不可欠です。そこで、バックエンド開発を主導し、品質・性能・コスト競争力の向上を推進する、経験豊富なタイミング設計エンジニアおよびテスト設計エンジニアを募集します。日本、中国、ドイツ、ベトナム、インドにまたがるグローバルチームの一員として、最先端のEDAやAIを活用した設計技術を駆使し、次世代半導体製品の開発に貢献していただきます。 【職務内容】 民生/産業、IoT分野向けMCU/MPUのタイミング設計、テスト設計、 またはこれら設計管理業務 ・タイミング設計(STA)業務（Tempus／PrimeTime） ・テスト設計（DFT)業務（Tessent/Modus） ・設計業務マネジメント、社外パートナーの設計管理業務 資格 【MUST】 タイミング設計、テスト設計業務いずれかの知識、経験 【WANT】 LSIのタイミング設計、テスト設計いずれかのEDAツール使用経験 （Cadence、Synopsys､Siemensなど) 設計チームのマネジメント経験 その他の情報 ルネサスは、「To Make Our Lives Easier（人々の暮らしをより豊かで快適にする）」というPurposeのもと、組込み半導体ソリューションを提供するグローバル企業です。世界30か国以上で活躍する21,000人を超えるエンジニアや課題解決のプロフェッショナルとともに、自動車、産業、インフラ、IoT分野における世界最先端のテクノロジー開発に携わり、より安全で、健康的で、環境にやさしく、スマートな未来の実現に貢献しています。 ルネサスでは、「TAGIE（Transparent、Agile、Global、Innovative、Entrepreneurial）」を企業文化の中核としています。TAGIEは、私たちの働き方や成長のあり方、そしてPurposeの実現に向けた取り組みを支える共通の価値観です。この協調的な精神と挑戦するマインドセットが、半導体技術を通じた産業の変革と、世界中の人々の暮らしへの貢献を可能にしています。 私たちは、競争力のある報酬制度に加え、充実した福利厚生をご用意しています。福利厚生の詳細については、選考プロセスの中でご案内いたします。 私たちとともに未来を創造する挑戦に、ぜひ参加しませんか。皆さまからのご応募をお待ちしております。...
求人内容 【募集背景】 EP（Embedded Processing Product Group）は、スマート家電、エネルギー計測、ビルオートメーション、車載エンドポイント機器向けに、RL78、RX、RA、RZといった幅広い製品ポートフォリオを展開し、安定した収益と高い収益性を実現しています。 2026年以降の年平均成長率（CAGR）8～12%という中長期的な成長目標を達成するため、産業用ロボット、ビルセキュリティ、ヒューマノイドロボット等のIoTアプリケーション、AIデータセンター・インフラといった主要な成長市場において、製品開発を加速させています。 この成長を支える上で、バックエンド設計能力の強化は不可欠です。そこで、バックエンド開発を主導し、品質・性能・コスト競争力の向上を推進する、経験豊富なフィジカル設計エンジニアを募集します。日本、中国、ドイツ、ベトナム、インドにまたがるグローバルチームの一員として、最先端のEDAやAIを活用した設計技術を駆使し、次世代半導体製品の開発に貢献していただきます。 【職務内容】 民生/産業、IoT分野向けMCU/MPUのレイアウト設計・検証、 またはこれら設計管理業務 ・レイアウト設計(PnR)業務（ICC2 / FusionCompiler-BE / Innovus） フロアプラン、階層設計、電源設計、アナログ配線も含む ・レイアウト検証（PV)業務（Calibre / Pegasus / Voltus） ・設計業務マネジメント、社外パートナーの設計管理業務 資格 【MUST】 レイアウト設計・検証業務の知識、経験 【WANT】 LSIのレイアウト設計・検証のEDAツール使用経験 （Cadence、Synopsys､Siemensなど) 設計チームのマネジメント経験 その他の情報 ルネサスは、「To Make Our Lives Easier（人々の暮らしをより豊かで快適にする）」というPurposeのもと、組込み半導体ソリューションを提供するグローバル企業です。世界30か国以上で活躍する21,000人を超えるエンジニアや課題解決のプロフェッショナルとともに、自動車、産業、インフラ、IoT分野における世界最先端のテクノロジー開発に携わり、より安全で、健康的で、環境にやさしく、スマートな未来の実現に貢献しています。
Job Description Systems (80% - 90% is the range of the job responsibility): - Leverage strong technical knowledge of our existing high-side switches portfolio, deep understanding of the technologies, standards and protocols within an industry or
Job Description 【Background of the Recruitment】 As automotive electrification and intelligence continue to accelerate, automotive SoCs have become a core technology that directly influences vehicle value. The R-Car series has evolved into a large-scale, high‑performance automotive
Job Description 【Background of the Recruitment】 As automotive SoCs continue to increase in functionality and scale, SoC development has become a highly complex effort that involves the parallel development and integration of numerous IPs, such as
求人内容 【募集背景】 半導体開発においては、製品の高機能化・大規模化が進む一方で、開発期間短縮、開発コスト削減、設計品質向上への要求が年々高まっています。従来の人員増強や部分的な自動化だけでは大幅な生産性向上は難しく、AIを活用した開発プロセス改革が競争力を左右する重要なテーマとなっています。 当部門では、半導体開発の生産性・品質・開発競争力を抜本的に強化するため、新たにAI活用推進組織を立ち上げます。設計、検証、評価、ドキュメント作成、レビュー、ナレッジ共有など、開発プロセス全体を対象に課題を発見し、AI技術を活用した新たな開発手法の企画・導入・定着を推進していただきます。 本ポジションでは、最新のAI技術と半導体開発を融合し、開発組織全体の変革をリードすることができます。単なるツール導入ではなく、将来の半導体開発のあり方を自ら設計し、グローバルな開発組織へ大きなインパクトを与えられる、チャレンジングでやりがいのあるポジションです。 【職務内容】 ・ MCU開発の生産性・品質・競争力向上を目的としたAI活用戦略の立案と実行 ・ 開発現場の課題を発見し、AI技術を活用した新たな開発プロセス・開発環境を 企画・構築 ・ 設計者がより創造的な業務に集中できる次世代開発環境の実現を推進 ・ 開発期間短縮、開発工数削減、設計品質向上を実現するための技術戦略 およびロードマップ策定 ・ Generative AI、AI Agent、Knowledge Management等を活用した 開発環境・開発プロセス改革の推進 ・ 国内外の開発拠点と連携したグローバルな開発改革活動のリード ・ 将来のマイコン開発プロセスおよび開発環境のあるべき姿の策定と実現 資格 【MUST】 以下のいずれかの経験を有すること ・MCU、SoC、ASIC等の半導体製品開発経験 ・AIを活用した業務改革、生産性向上、DX推進の経験 ・組織またはプロジェクトのマネジメント経験 ・課題分析、改善施策立案、実行推進の経験 ・関係部門と連携して変革活動を推進した経験 【WANT】 ・MCU、SoC、ASIC等の半導体製品開発経験
Job Description 【Backgroud】 The application scope of industrial processors is rapidly expanding, ranging from edge AI devices to factory equipment and data center applications. In this context, ensuring cybersecurity for systems that include embedded devices has
Job Description 【採用背景】 自動車にも搭載されるHighPerformanceSoC製品は、CASE（コネクテッド、自動運転、シェアリング、電動化）に代表される自動車の電子化/高機能化を実現するためのキーパーツである。従来以上に機能、性能の向上が求められ、SoCは大規模化、複雑化が加速しています。非車載分野の半導体ベンダの市場参入で競争が激化しコスト競争力向上も課題です。タイミング設計の観点では大規模、複雑なSoC製品を短TATでの効率的な開発が必須であり、Innovativeに製品開発できるエンジニア/リーダーを募集しています。 また、設計はベトナム,インドの設計拠点（言語：英語）と協働開発している為、グローバルに活躍できるエンジニアを期待しております。 【具体的な仕事内容】 SoCタイミング設計(STA,SDC,Synthesis)業務の設計エンジニアまたは設計リーダー。タイミング設計（静的タイミング解析、タイミング制約解析、論理合成の技術開発、製品適用） 静的タイミング解析：市販STAツールを用いたタイミング設計 タイミング制約解析： 市販STAツールと内製ツールを用いたタイミング制約妥当性検証 論理合成： 市販論理合成ツールを用いた論理合成 静的タイミング解析、タイニング制約解析、論理合成のいずれの場合も、海外拠点と協業 ※就業場所の変更の範囲、従事すべき業務の変更の範囲については、選考時に詳細をお伝えいたします。 【業務のやりがい】 Physical Designの業務では、マネージャーも実設計に深く関わり、製品開発の遂行と開発フローの改善を牽引します。設計現場に近い立場で、LSI製品設計を最終的に仕上げる重要な役割を担っていただけます。 車載用途としては最先端である3nmプロセスノードを使用しており、デジタルバックエンド設計の難しさもやりがいもトップレベルにあると自負しています。また、海外のEDAベンダーやデザインセンターとも協業しているため、グローバルな組織の一員として業務に参画できます。 【求める人材像】 困難さに立ち向かう姿勢をお持ちの方 リーダーシップに長けている方 全体的を見れる方 ソリューション提案力をお持ちの方 業務で英語を使用することに抵抗のない方 Qualifications 【MUST】 5年以上、デジタルLSI設計経験（うち3年以上のタイミング設計（静的タイミング解析、タイミング制約解析）経験含む） 英語または日本語のどちらかがビジネスレベル（もう一方が日常会話レベル） 【WANT】 ハードウエア記述言語の理解 (ex. Verilog-HDL) 実務での英語利用経験 マネージメント経験 将来的にマネージメントにご興味がある方 Additional Information SoC技術が切り拓くグローバルな車載エレクトロニクス設計の新時代 本ポジションにご興味をお持ちの方は、以下の連絡先までお気軽にご連絡ください。
Job Description 【Background of the Recruitment】 As automotive SoCs continue to increase in functionality and scale, design quality has become a critical factor that directly impacts product competitiveness. In the R‑Car series, development is progressing through the
Job Description [Hiring Background] Reneas has set a goal of achieving over USD 20 billion in revenue by 2035 and will continue to expand the possibilities of advanced semiconductor solutions. Building on this vision, our division
Job Description As an AI Compiler Engineer on the Renesas HPC team, you will be responsible for driving compiler and code generation technologies that unlock the full compute potential of Renesas next-generation automotive System-on-Chip platforms, including