求人内容 ・担当技術分野 不揮発メモリIP(Flash、MRAM、ReRAM等）のレイアウト設計 ・対象製品 車載／産業／IoT向けMCU ・プロジェクト内容 自社Fab／Foundryのメモリセルをベースとした不揮発メモリIPのレイアウト設計 MCU製品のPPA（Performance/Power/Area)最適化に貢献 国内外のメモリ開発チームと協力するグローバルな開発環境 ・担当業務 メモリレイアウト設計チームの技術リーダー IP要求仕様／回路仕様からレイアウト戦略を立案 レイアウト設計／検証実務を主導 ルネサスは車載／産業／IoT向けMCUのさらなる競争力強化に向けて、次世代混載不揮発メモリ技術およびIP開発への投資を拡大しています。混載不揮発メモリIP(FlashやEmerging memory (MRAM, ReRAMなど)ベース)はMCUの競争力に直結するため、高性能化／大容量化／高信頼化への要求はますます高まっています。 本ポジションでは、将来のMCUに搭載される混載不揮発メモリIPのレイアウト設計を担当いただきます。数千万台から数億台規模で出荷される世界トップクラスのMCU事業を支える中核技術の開発に携わることができるため、大きな事業インパクトを実感できるポジションです。また、ルネサスの混載不揮発メモリIP開発部門は、ISSCC、Symposium on VLSI Circuits、IEDMなどの世界最高峰の半導体学会へ積極的・継続的に論文投稿／発表を行っており、高い技術スキルを持った開発メンバとともに専門性をさらに磨きつつ、より広範なメモリ技術スキルを経験・獲得できる環境です。 資格 【MUST】 ・不揮発メモリの手書きレイアウト設計の経験（目安：10年以上） ・回路設計者との合意形成、レイアウト設計レビューのリーディング経験（目安：5年以上） ・海外パートナーと英語を使用した協業経験 【WANT】 ・P&R設計の経験 ・アナログ回路設計の経験 ・AIを活用したレイアウト設計の経験 その他の情報 ルネサスは、「To Make Our Lives Easier（人々の暮らしをより豊かで快適にする）」というPurposeのもと、組込み半導体ソリューションを提供するグローバル企業です。世界30か国以上で活躍する21,000人を超えるエンジニアや課題解決のプロフェッショナルとともに、自動車、産業、インフラ、IoT分野における世界最先端のテクノロジー開発に携わり、より安全で、健康的で、環境にやさしく、スマートな未来の実現に貢献しています。 ルネサスでは、「TAGIE（Transparent、Agile、Global、Innovative、Entrepreneurial）」を企業文化の中核としています。TAGIEは、私たちの働き方や成長のあり方、そしてPurposeの実現に向けた取り組みを支える共通の価値観です。この協調的な精神と挑戦するマインドセットが、半導体技術を通じた産業の変革と、世界中の人々の暮らしへの貢献を可能にしています。
Job Description • Technical Domain Layout design for non-volatile memory (NVM) IP, including Flash, MRAM, and ReRAM • Target Products MCUs for automotive, industrial, and IoT applications • Project Overview Layout design for NVM IP based
Job Description Responsibilities Single point of contact on functional safety for lead customers and their certification bodies; present and defend the safety concept, safety manual and FMEDA. Derive the IC-level safety requirements with customer system safety
Job Description Lead the development of CPU Subsystems (CPUSS), a core component of next-generation microcontrollers. Drive the architecture definition, specification development, design, and verification of CPU subsystem components, including CPU cores, caches, memory protection mechanisms, debug
Job Description 【募集背景】 ルネサスは、産業機器およびフィジカルAI向けSoC製品の開発をグローバルに推進しています。近年、ロボティクス、マシンビジョン、自律制御システムなどの分野では、高度な画像認識やAI処理性能への要求が高まっており、先端プロセスを用いた大規模SoCの開発が加速しています。 これらの製品開発において、競合に対するコスト競争力と技術優位性を確保するためには、開発初期段階からシステムレベルで実現性を検証し、SoC、Package、PCBを含めたシステム全体の最適化を進めることが重要です。 そのため、装置・システム全体を理解した上で、SoC、Package、PCB間の要求を整理し、PCBとPackageの協調設計をリードできる専門人材が必要です。グローバルな開発チームや各分野の専門家と連携しながら、次世代フィジカルAI向けSoCのシステム実現性を早期に確保し、性能とコスト競争力の最大化を推進するPCB / Package Design Engineerを募集します。 【職務内容】 ・産業機器およびフィジカルAI向けSoC製品のPCB設計およびPackage設計 ・DDR4、DDR5、LPDDR4、LPDDR5などの高速Memory Interfaceを搭載するSoC製品のPCB / Package実現性検討および設計 ・PCI Express、USB 3.x、Ethernet PHYなどの高速Interface / SerDesを搭載するSoC製品のPCB / Package実現性検討および設計 ・LPDDR6を搭載する次世代SoC製品のPCB / Package実現性検討 ・多ピンFCBGA、Wire Bond BGAからQFN、WLCSPまで、幅広いPackageの基板設計・再配線（RDL）設計、および電気特性・EMC検証 ・SoC製品のPCB電源設計、およびSignal Integrity（SI）/ Power Integrity（PI）の解析・検証 ・SoC HW設計チーム、Validationチームをはじめとするグローバルな開発チームとの協業、およびSoC /
Job Description Responsibilities Single point of contact on functional safety for lead customers and their certification bodies; present and defend the safety concept, safety manual and FMEDA. Derive the IC-level safety requirements with customer system safety
Job Description 【Job Summary】 We are seeking a motivated, self-driven individual with experience in Power Electronics to help power the rapid expansion of the AI datacenter and Industrial market. The ideal candidate will have a strong mix of technical
Job Description Develop System Control Subsystems (SYSSS) for microcontrollers (MCUs) and SoCs. Develop system control functions that govern overall chip operation, including reset, clock management, and low-power modes. Design and enhance system architectures to support new product
Job Description We are seeking an experienced Semiconductor Test Engineer to join our engineering team in Kodaira, Tokyo, Japan. This is a hands-on technical role with the opportunity to develop and deploy production test solutions for
Job Description We are looking for an experienced validation engineer to join our team. The role focuses on technical leading of UX audit/validation for our MCU, MPU and Power product. This is a great opportunity to work
Job Description As an AI Compiler Engineer on the Renesas HPC team, you will be responsible for driving compiler and code generation technologies that unlock the full compute potential of Renesas next-generation automotive System-on-Chip platforms, including
Job Description Principal Accountabilities: Execute and own assigned design verification activities that support first-pass silicon success and confirm compliance with performance, power, and schedule requirements. Own or contribute to analog and mixed-signal verification of integrated circuits or
Job Description • Technical Domain Layout design for non-volatile memory (NVM) IP, including Flash, MRAM, and ReRAM • Target Products MCUs for automotive, industrial, and IoT applications • Project Overview Layout design for NVM IP based